一种分组处理的片上系统及处理方法技术方案

本发明专利技术公开了一种分组处理的片上系统，包括处理器核和存储器；存储器包括分组数据片上存储器、系统程序片上存储器和外设数据片上存储器；处理器核分别与分组数据片上存储器、系统程序片上存储器和外设数据片上存储器连接。该系统结构简单，安全、有效、可靠且操作简便，该处理方法逻辑清晰，步骤简约。系统与方法均能有效减少总线竞争和处理器核控制I/O开销，实现高性能和低时延的分组处理。实现高性能和低时延的分组处理。实现高性能和低时延的分组处理。

【技术实现步骤摘要】
一种分组处理的片上系统及处理方法


[0001]本专利技术涉及分组处理系统的片上系统架构设计领域，更具体地说，涉及一种分组处理的片上系统及处理方法。

技术介绍

[0002]随着网络和应用的飞速发展，网络上分组流量极速增加，同时，视频直播、即时通讯、MOBA等网络应用要求分组处理的时延越低越好，因此分组处理性能和分组处理时延成为分组处理系统的核心指标。
[0003]传统的分组处理系统架构一般为基于共享总线的架构，处理器核、分组缓冲区、外设接口等均挂接至共享总线上，由总线仲裁器决定访问次序。分组处理过程一般为，处理器核将分组从输入接口经由共享总线搬运至分组缓冲区，分组处理完成后，处理器核将分组从分组缓冲区经由共享总线搬运至输出接口。处理器核进行分组处理时，占用共享总线访问分组缓冲区，完成对分组数据的读取、复制、修改、添加、写回等操作。由于总线访问存在竞争，处理器核访问分组缓冲区遇到总线竞争会导致处理器核的等待，分组I/O遇到总线竞争会导致分组I/O时延的不确定，这是共享总线架构无法避免的问题。而且，处理器核控制分组I/O增加了处理器核的开销，限制了分组处理性能的提升。
[0004]由此可以看出，传统分组处理架构存在以下缺点：一是处理器核控制分组I/O开销较大，且处理器核通过共享总线访问分组存在竞争等待，影响分组处理性能；二是通过共享总线进行分组I/O存在竞争等待，增加分组I/O等待时延，同时处理器核通过共享总线访问分组存在竞争等待，也增加了分组处理时延。
[0005]因此，提供一种可以有效减少总线竞争和处理器核控制I/O开销，实现高性能和低时延的分组处理的片上系统及处理方法是本领域技术人员亟待解决的问题。

技术实现思路

[0006]本专利技术的目的在于提供一种分组处理的片上系统及处理方法，该系统结构简单，安全、有效、可靠且操作简便，该处理方法逻辑清晰，步骤简约。系统与方法能有效减少总线竞争和处理器核控制I/O开销，实现高性能和低时延的分组处理。
[0007]基于以上目的，本专利技术提供的技术方案如下：
[0008]一种分组处理的片上系统，包括处理器核和存储器；
[0009]所述存储器包括分组数据片上存储器、系统程序片上存储器和外设数据片上存储器；
[0010]所述处理器核分别与所述分组数据片上存储器、所述系统程序片上存储器和所述外设数据片上存储器连接。
[0011]优选地，还包括分组I/O调度器和网络接口；
[0012]所述分组I/O调度器分别所述与分组数据片上存储器和所述网络接口连接；
[0013]所述网络接口用于在片外接收分组并将分组发送至片外；
[0014]所述分组I/O调度器用于将片外的分组从所述网络接口输入至所述分组数据片上存储器中；
[0015]所述分组I/O调度器还用于将所述处理器核处理完成和/或主动发送的分组从所述分组数据片上存储器输出至网络接口；
[0016]所述分组I/O调度器还用于分配和回收所述分组数据片上存储器中的地址空间。
[0017]优选地，还包括系统程序配置器、程序接口和闪存；
[0018]所述系统程序配置器分别与所述系统程序片上存储器和所述程序接口连接；
[0019]所述闪存与所述程序接口连接；
[0020]所述程序接口用于读取所述闪存中的系统初始化程序和分组处理程序以及相应的数据；
[0021]所述系统程序配置器用于将所述系统初始化程序和所述分组处理程序以及相应的数据输入至所述系统程序片上存储器。
[0022]优选地，还包括外设数据总线和外设接口；
[0023]所述外设数据总线分别与所述外设接口和所述外设数据片上存储器连接；
[0024]所述外设接口用于接收各外设发送的数据和指令，并将所述各外设发送的数据通过所述外设数据总线输入至所述外设数据片上存储器；
[0025]所述外设接口还用于将所述处理器核发送的数据从所述外设数据片上存储器输出至所述外设接口。
[0026]优选地，还包括控制总线；
[0027]所述控制总线一端与所述处理器核连接，另一端分别与所述网络接口、所述程序接口和所述外设接口连接；
[0028]所述控制总线用于将所述网络接口、所述程序接口和所述外设接口发送的指令和状态信息输入至所述处理器核，并将所述处理器核发送的指令和配置信息输出至所述网络接口、所述程序接口和所述外设接口。
[0029]优选地，还包括控制模块；
[0030]所述控制模块与所述处理器核连接，用于根据所述控制模块自身控制逻辑和所述处理器核的指令实现对所述片上系统的管理和控制。
[0031]一种分组处理的片上系统处理方法，包括如下步骤：
[0032]S1.系统初始化并运行分组处理程序；
[0033]S2.分组I/O调度器将片外的分组输入至分组数据片上存储器中；
[0034]S3.处理器核根据所述分组处理程序对所述片外的分组进行处理；
[0035]S4.在所述处理过程中，各外设发送数据至外设接口，所述外设接口将数据输入至外设数据片上存储器，并向所述处理器核发送中断指令；
[0036]S5.处理器核将所述处理完成的分组写回至所述分组数据片上存储器；
[0037]S6.处理器核根据所述中断指令的优先级调用中断处理程序响应外设接口中断；
[0038]S7.在处理器核响应外设接口中断时，分组I/O调度器将所述处理完成的分组从分组数据片上存储器输出至网络接口；
[0039]S8.处理器核将响应中断数据写回至所述外设数据片上存储器，并向外设接口发送通知；
[0040]S9.外设接口将所述响应中断数据从所述外设数据片上存储器发送至外设。
[0041]优选地，所述步骤S1包括：
[0042]系统程序配置器读取闪存中系统初始化程序和分组处理程序以及相应的数据，并传输至系统程序片上存储器中；
[0043]处理器核读取所述系统程序片上存储器，并执行系统初始化程序。
[0044]本专利技术所提供的分组处理的片上系统，设置有处理器核与存储器，其中存储器包括外设数据片上存储器、系统程序片上存储器、分组数据片上存储器；处理器核分别与三个不同类型的片上存储器连接。工作过程中，处理器核独立访问分组数据、独立与外设进行数据交换、独立调用系统程序，三者之间相互独立，处理器核访问分组数据时，无总线竞争等待时延；处理器核与外设进行数据交换时，因数据传输速率不匹配的等待时延降低；处理器核调用系统程序时，无总线竞争等待时延。本专利技术所提供的分组处理的片上系统有效减少了总线竞争和处理器核控制I/O开销，实现高性能和低时延的分组处理。
附图说明
[0045]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种分组处理的片上系统，其特征在于，包括处理器核和存储器；所述存储器包括分组数据片上存储器、系统程序片上存储器和外设数据片上存储器；所述处理器核分别与所述分组数据片上存储器、所述系统程序片上存储器和所述外设数据片上存储器连接。2.如权利要求1所述的分组处理的片上系统，其特征在于，还包括分组I/O调度器和网络接口；所述分组I/O调度器分别所述与分组数据片上存储器和所述网络接口连接；所述网络接口用于在片外接收分组并将分组发送至片外；所述分组I/O调度器用于将片外的分组从所述网络接口输入至所述分组数据片上存储器中；所述分组I/O调度器还用于将所述处理器核处理完成和/或主动发送的分组从所述分组数据片上存储器输出至网络接口；所述分组I/O调度器还用于分配和回收所述分组数据片上存储器中的地址空间。3.如权利要求2所述的分组处理的片上系统，其特征在于，还包括系统程序配置器、程序接口和闪存；所述系统程序配置器分别与所述系统程序片上存储器和所述程序接口连接；所述闪存与所述程序接口连接；所述程序接口用于读取所述闪存中的系统初始化程序和分组处理程序以及相应的数据；所述系统程序配置器用于将所述系统初始化程序和所述分组处理程序以及相应的数据输入至所述系统程序片上存储器。4.如权利要求3所述的分组处理的片上系统，其特征在于，还包括外设数据总线和外设接口；所述外设数据总线分别与所述外设接口和所述外设数据片上存储器连接；所述外设接口用于接收各外设发送的数据，并将所述各外设发送的数据通过所述外设数据总线输入至所述外设数据片上存储器；所述外设接口还用于将所述处理器核发送的数据从所述外设数据片上存储器输出至所述外设接口。5.如权利要求4所述的分组处理的片上系统，其特征在于，还包括...

【专利技术属性】
技术研发人员：杨惠，伍洪斌，窦勇，李韬，厉俊男，吕高锋，全巍，刘汝霖，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：