本发明专利技术提供一种汇流排系统。多个从属元件通过一汇流排电连接于主控元件。每一从属元件具有一警示交握接脚。所述从属元件的所述警示交握接脚通过一警示交握控制线而电连接在一起。在一分发阶段的每一分发周期的多个阶段中对应于所述从属元件的一第一从属元件的一第一阶段内，该第一从属元件通过该警示交握接脚控制该警示交握控制线为第二电压位准。在每一该分发周期中除了该第一阶段之外的所述阶段内，该第一从属元件通过该警示交握接脚控制该警示交握控制线与其他该从属元件进行通讯。本发明专利技术可增加汇流排系统在排程上的效率与弹性。发明专利技术可增加汇流排系统在排程上的效率与弹性。发明专利技术可增加汇流排系统在排程上的效率与弹性。
【技术实现步骤摘要】
汇流排系统
[0001]本专利技术有关于一种汇流排系统，且特别有关于一种具有多个从属元件的汇流排系统。
技术介绍
[0002]以往在电脑系统中，芯片组如南桥芯片(south bridge chip)是通过低接脚数(Low Pin Count，LPC)接口来与其他的电路模块，例如具不同功能的系统单芯片(System
‑
on
‑
a
‑
chip，SoC)相电连接。通过低接脚数接口连接的这些外接电路模块可分配到不同的独立地址，南桥芯片可因此以一对多的方式和外接电路模块通讯。然而近年来，部分新提出的汇流排架构，例如增强序列周边设备接口(Enhanced Serial Peripheral Interface，eSPI)汇流排，仅允许芯片组和外接电路模块间以一对一的机制通讯。
[0003]因此，需要一种能排程多个电路模块的汇流排的机制。
技术实现思路
[0004]本专利技术提供一种汇流排系统。上述汇流排系统包括一主控元件、一增强序列周边设备接口汇流排以及多个从属元件。所述从属元件通过该增强序列周边设备接口汇流排电连接于该主控元件。每一该从属元件具有一警示交握接脚，以及所述从属元件的所述警示交握接脚通过一警示交握控制线而电连接在一起。当该警示交握控制线为一第一电压位准且所述从属元件的一第一从属元件欲与其他该从属元件进行通讯时，该第一从属元件通过该警示交握接脚控制该警示交握控制线为一第二电压位准，以使所述从属元件进入一同步阶段。在上述同步阶段之后，在一分发阶段的每一分发周期的多个阶段中对应于该第一从属元件的一第一阶段内，该第一从属元件通过该警示交握接脚控制该警示交握控制线为该第二电压位准，以及在每一该分发周期中除了该第一阶段之外的所述阶段内，该第一从属元件通过该警示交握接脚控制该警示交握控制线与其他该从属元件进行通讯。
[0005]再者，本专利技术提供一种汇流排系统。该汇流排系统包括一主控元件、一增强序列周边设备接口汇流排以及多个从属元件。所述从属元件通过该增强序列周边设备接口汇流排电连接于该主控元件。每一该从属元件具有一警示交握接脚，以及所述从属元件的该警示交握接脚通过一警示交握控制线而电连接在一起。当该警示交握控制线为一第一电压位准且所述从属元件的一第一从属元件欲与该主控元件通过该增强序列周边设备接口汇流排进行通讯时，该第一从属元件通过该警示交握接脚控制该警示交握控制线为一第二电压位准，以使所述从属元件进入一同步阶段。在该同步阶段之后，除了该第一从属元件之外的其他该从属元件是在一分发阶段的每一分发周期的多个阶段中除了对应于该第一从属元件的一第一阶段之外的其他所述阶段内，检测该警示交握控制线，以判断是否通过该警示交握控制线与该第一从属元件进行通讯。
附图说明
[0006]图1显示根据本专利技术一些实施例所述的汇流排系统。
[0007]图2显示根据本专利技术一些实施例所述的图1的汇流排系统的连接配置图。
[0008]图3显示根据本专利技术一些实施例所述的汇流排系统的单线数据存取(SWDA)通讯的排程控制方法的流程图。
[0009]图4A至图4B显示警示交握控制线ALERT_HAND的示范波形图，用以说明从属元件根据图3的SWDA通讯的排程控制方法来驱动警示交握控制线ALERT_HAND的操作。
[0010]图5A至图5B显示警示交握控制线ALERT_HAND的示范波形图，用以说明从属元件根据图3的排程控制方法来驱动警示交握控制线ALERT_HAND的操作。
[0011]图6显示根据本专利技术一些实施例所述的汇流排系统的连接配置图。
[0012]图7显示根据本专利技术一些实施例所述的汇流排系统的连接配置图。
[0013]【符号说明】
[0014]1,1A,1B:汇流排系统
[0015]10:主控元件
[0016]12:汇流排
[0017]14A
‑
14N:从属元件
[0018]143A
‑
143D:需求控制器
[0019]145A
‑
145D:排程控制器
[0020]15A
‑
15N:周边元件
[0021]16A
‑
16D:地址进入选择接脚
[0022]18A
‑
18D:地址区段选择接脚
[0023]20:处理模块
[0024]22:存储器
[0025]Alert_1
‑
Alert_4:警示交握接脚
[0026]ALERT_HAND:警示交握控制线
[0027]AP1
‑
AP4:分发周期
[0028]clk1
‑
clk4:时钟脉冲信号
[0029]eSPI_CLK:时钟脉冲信号
[0030]CY1
‑
CY8:时钟脉冲周期
[0031]COM:指令
[0032]eSPI_CS:芯片选择信号线
[0033]eSPI_IO,eSPI_IO2:输入输出信号线
[0034]eSPI_RST:重置信号线
[0035]GND:接地端
[0036]PH1
‑
PH4:阶段
[0037]R:上拉电阻
[0038]REQ1,REQ2:中断需求
[0039]S302
‑
S320:步骤
[0040]ST_Ass:分发阶段
[0041]ST_IdleWait:待机等候阶段
[0042]ST_Sync:同步阶段
[0043]ST_SyncEnd:同步结束阶段
[0044]SWDA_DATA:数据
[0045]Target_ID:目标识别
[0046]TP1
‑
TP4:时间周期
[0047]t1
‑
t11,t21
‑
t24:时间点
[0048]VDD:电源
具体实施方式
[0049]为让本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
[0050]图1显示根据本专利技术一些实施例所述的汇流排系统1。汇流排系统1包括主控(master)元件10、汇流排12以及多个从属(slave)元件14A
‑
14D。在一些实施例中，主控元件10是南桥芯片。在一些实施例中，主控元件10可电连接于一电脑系统(未显示)的处理模块20，以便相应于处理模块20的指令而通过汇流排12与从属元件14A
‑
14D进行数据存取。在一些实施例中，处理模块20可电连接于电脑系统的存储器22，以便根据不同应用程式的需求来存取存储器22。在一些实施例中，汇流排12为增强序列周边设备接口(Enhanced Serial Peripheral Interface，eSP本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种汇流排系统，其特征在于，包括：一主控元件；一增强序列周边设备接口汇流排；以及多个从属元件，通过所述增强序列周边设备接口汇流排电连接于所述主控元件；其中每一所述从属元件具有一警示交握接脚，以及所述从属元件的所述警示交握接脚通过一警示交握控制线而电连接在一起；其中当所述警示交握控制线为一第一电压位准且所述从属元件之一第一从属元件欲与其他所述从属元件进行通讯时，所述第一从属元件通过所述警示交握接脚控制所述警示交握控制线为一第二电压位准，以使所述从属元件进入一同步阶段；其中在上述同步阶段之后，在一分发阶段的每一分发周期的多个阶段中对应于所述第一从属元件的一第一阶段内，所述第一从属元件通过所述警示交握接脚控制所述警示交握控制线为所述第二电压位准，以及在每一所述分发周期中除了所述第一阶段之外的所述阶段内，所述第一从属元件通过所述警示交握接脚控制所述警示交握控制线与其他所述从属元件进行通讯。2.根据权利要求1所述的汇流排系统，其特征在于，在所述分发阶段的一第一分发周期中除了所述第一阶段之外的所述阶段内，所述第一从属元件通过所述警示交握接脚控制所述警示交握控制线传送一目标识别至其他所述从属元件，以便与对应于所述目标识别的所述从属元件的一第二从属元件进行通讯。3.根据权利要求2所述的汇流排系统，其特征在于，在所述分发阶段的一第二分发周期中除了所述第一阶段之外的所述阶段内，所述第一从属元件通过所述警示交握接脚控制所述警示交握控制线传送一第一指令至所述第二从属元件，其中上述第一分发周期在上述第二分发周期以及上述同步阶段之间。4.根据权利要求2所述的汇流排系统，其特征在于，当其他所述从属元件在每一所述分发周期中的所述第一阶段中检测到所述警示交握控制线为上述第二电压位准时，其他所述从属元件更根据所述目标识别判断是否与所述第一从属元件进行通讯。5.根据权利要求3所述的汇流排系统，其特征在于，相应于上述第一指令，所述第二从属元件通过上述警示交握控制线接收并储存来自所述第一从属元件的数据，其中所接收的数据包括金钥或...
【专利技术属性】
技术研发人员：邱康富，黄之鸿，张豪扬，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。