一种采用双音信号混频的射频收发系统技术方案

本发明专利技术属于射频收发系统技术领域，提供了一种采用双音信号混频的射频收发系统，包括发射机和接收机，发射机包括：发射基带组件根据指令输出双音信号；发射信道组件将双音信号转换为第一中频信号；发射毫米波组件将第一中频信号转换为毫米波发射信号后再转换为自检信号；接收机包括：接收毫米波组件接收毫米波发射信号并转换为正交中频信号；接收信道组件将正交中频信号转换为第二中频信号；接收基带组件将第二中频信号转换为指令；发射信道组件还将自检信号转换为自检中频信号并输出到发射基带组件。本发明专利技术解决了机械振动引起的频率漂移问题，以提高系统的效能及稳定性、降低错误率。率。率。

【技术实现步骤摘要】
一种采用双音信号混频的射频收发系统


[0001]本专利技术涉及射频收发系统
，具体涉及一种采用双音信号混频的射频收发系统。

技术介绍

[0002]在无线通讯系统中，由于晶振十分敏感，设备的机械振动会导致晶振产生快速的频率漂移，因而在发送端与接收端之间会产生载波频率漂移，使得系统效能变差和错误率增加。
[0003]目前，一般是使用单音信号进行发射和接收，因系统的机械振动引起晶振的频率漂移，从而导致多次变频后的射频信号也产生了频率漂移，其漂移值为晶振漂移的N倍（N=射频信号频率
÷
晶振频率），当晶振频率漂移一定时，射频信号频率越高，则射频信号的频率漂移值就越大，系统进行射频信号的解调处理就越困难；而且机械振动是随机的，晶振的频率漂移值不断变化，则射频信号的频率漂移值随之不断变化，系统不断处理大批量的数据，会降低系统处理数据的速度和准确度。
[0004]如何解决机械振动引起的频率漂移就成了一个难题，如果能找到一种可行的方法，将会简化系统数据处理的难度。因此，有必要提供一种采用双音信号混频的射频收发系统。

技术实现思路

[0005]本专利技术提供了一种采用双音信号混频的射频收发系统，解决了机械振动引起的频率漂移问题，以提高系统的效能及稳定性、降低错误率。
[0006]本说明书实施例公开了一种采用双音信号混频的射频收发系统，包括发射机和接收机，所述发射机包括：发射基带组件，用于将由发控中心输入的指令进行编码、扩频和调制处理后输出双音信号；发射信道组件，用于将所述双音信号进行低通滤波、本振混频、声表滤波和放大处理后，得到第一中频信号；发射毫米波组件，用于将所述第一中频信号进行本振混频、带通滤波和放大处理后，得到毫米波发射信号，并通过耦合器将所述毫米波发射信号分为两路后，直通路的所述毫米波发射信号通过功率放大器和发射天线输出，耦合路的所述毫米波发射信号进行本振混频和滤波放大后转换为自检信号；所述接收机包括：接收毫米波组件，用于通过接收天线接收所述毫米波发射信号，并将所述毫米波发射信号进行放大滤波、衰减放大和本振正交混频后，得到正交中频信号；接收信道组件，用于将所述正交中频信号进行90
°
合路处理、放大滤波和AGC处理后，得到第二中频信号；
接收基带组件，用于将所述第二中频信号进行AD采样、解扩、解调和解码处理后，得到所述指令；其中，所述发射信道组件还用于将所述自检信号进行本振混频后，得到自检中频信号，并将所述自检中频信号输出到所述发射基带组件。
[0007]本说明书公开的一个实施例中，所述发射基带组件包括发射FPGA芯片、数字上变频器、第一ADC芯片和RS422接口，所述发射FPGA芯片与所述RS422接口连接，以接收由发控中心输入的所述指令；所述发射FPGA芯片与所述数字上变频器连接，以将编码、扩频和调制处理后的调制信号进行DA转换后输出所述双音信号；所述发射FPGA芯片与所述第一ADC芯片连接，以将所述自检中频信号进行AD转换。
[0008]本说明书公开的一个实施例中，所述发射信道组件包括发射频率源、发射上变频链路和自检下变频链路，所述发射频率源通过功分器分别与所述发射上变频链路和所述自检下变频链路连接，以分别提供本振混频的本振信号；所述发射频率源与所述发射毫米波组件连接，以提供本振混频的本振信号；所述发射频率源与所述发射FPGA芯片连接，以提供数字基带时钟；所述发射上变频链路与所述数字上变频器连接，以接收所述双音信号；所述自检下变频链路与所述第一ADC芯片连接，以输出所述自检中频信号。
[0009]本说明书公开的一个实施例中，所述发射频率源包括温补晶振X1、功分器U1、频率合成器G1、时钟分配器P1、滤波器Z1、衰减器Z2、滤波器Z3和放大器A1，所述温补晶振X1与所述功分器U1的输入端连接，所述功分器U1的第一输出端与所述时钟分配器P1连接，所述时钟分配器P1分别与所述发射FPGA芯片、所述发射上变频链路和所述自检下变频链路连接，所述功分器U1的第二输出端、频率合成器G1、滤波器Z1、衰减器Z2、滤波器Z3和放大器A1依次串联后与所述发射毫米波组件连接。
[0010]本说明书公开的一个实施例中，所述发射上变频链路包括锁相点频源P2、功分器U2、放大器A2、滤波器Z4、混频器U3、衰减器Z5、声表滤波器Z6、放大器A3、声表滤波器Z7、温补衰减器Z8和放大器A4，所述自检下变频链路包括放大器A5、混频器U4、低通滤波器Z9、低通滤波器Z10、放大器A6、低通滤波器Z11和衰减器Z12；所述锁相点频源P2的输入端与所述时钟分配器P1连接，所述锁相点频源P2的输出端与所述功分器U2的输入端连接，所述功分器U2的第一输出端与所述放大器A2的输入端连接，所述放大器A2的输出端与所述混频器U3的第一输入端连接，所述滤波器Z4的输入端与所述数字上变频器连接，所述滤波器Z4的输出端与所述混频器U3的第二输入端连接，所述混频器U3的输出端、衰减器Z5、声表滤波器Z6、放大器A3、声表滤波器Z7、温补衰减器Z8和放大器A4依次串联后与所述发射毫米波组件连接；所述功分器U2的第二输出端与所述放大器A5的输入端连接，所述放大器A5的输出端与所述混频器U4的第一输入端连接，所述低通滤波器Z9的输入端与所述发射毫米波组件连接，所述低通滤波器Z9的输出端与所述混频器U4的第二输入端连接，所述混频器U4的输出端、低通滤波器Z10、放大器A6、低通滤波器Z11和衰减器Z12依次串联后与所述第一ADC芯片连接。
[0011]本说明书公开的一个实施例中，所述发射毫米波组件包括混频器U5、滤波器Z13、放大器A7、功放器A8、耦合器W1、发射天线W2、锁相点频源P3、放大器A9、倍频器U6、滤波器Z14、放大器A10、功分器U7、混频器U8、低通滤波器Z15和放大器A11，所述锁相点频源P3的输
入端与所述放大器A1连接，所述锁相点频源P3的输出端、放大器A9、倍频器U6、滤波器Z14、放大器A10和功分器U7的输入端依次串联，所述功分器U7的第一输出端与所述混频器U5的第一输入端连接，所述混频器U5的第二输入端与所述放大器A4连接，所述混频器U5的输出端、滤波器Z13、放大器A7、功放器A8、耦合器W1的直通路和发射天线W2依次串联，所述功分器U7的第二输出端与所述混频器U8的第一输入端连接，所述耦合器W1的耦合端与所述混频器U8的第二输入端连接，所述混频器U8的输出端、低通滤波器Z15和放大器A11依次串联后与所述低通滤波器Z9连接。
[0012]本说明书公开的一个实施例中，所述接收毫米波组件包括接收频率源、接收天线W3、放大器A12、滤波器Z16、衰减器Z17、放大器A13、IQ混频器U9、倍频器U10和放大器A14，所述接收天线W3、放大器A12、滤波器Z16、衰减器Z17、放大器A13和IQ混频器U9的第一输入端依次串联，所述倍频器U10的输入端与所述接收频率源连接，以接收本振信号；所述倍频器U10的输出端、放大器A14和IQ混频器U9的第二输入端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种采用双音信号混频的射频收发系统，包括发射机和接收机，其特征在于，所述发射机包括：发射基带组件，用于将由发控中心输入的指令进行编码、扩频和调制处理后输出双音信号；发射信道组件，用于将所述双音信号进行低通滤波、本振混频、声表滤波和放大处理后，得到第一中频信号；发射毫米波组件，用于将所述第一中频信号进行本振混频、带通滤波和放大处理后，得到毫米波发射信号，并通过耦合器将所述毫米波发射信号分为两路后，直通路的所述毫米波发射信号通过功率放大器和发射天线输出，耦合路的所述毫米波发射信号进行本振混频和滤波放大后转换为自检信号；所述接收机包括：接收毫米波组件，用于通过接收天线接收所述毫米波发射信号，并将所述毫米波发射信号进行放大滤波、衰减放大和本振正交混频后，得到正交中频信号；接收信道组件，用于将所述正交中频信号进行90
°
合路处理、放大滤波和AGC处理后，得到第二中频信号；接收基带组件，用于将所述第二中频信号进行AD采样、解扩、解调和解码处理后，得到所述指令；其中，所述发射信道组件还用于将所述自检信号进行本振混频后，得到自检中频信号，并将所述自检中频信号输出到所述发射基带组件。2.根据权利要求1所述的采用双音信号混频的射频收发系统，其特征在于：所述发射基带组件包括发射FPGA芯片、数字上变频器、第一ADC芯片和RS422接口；所述发射FPGA芯片与所述RS422接口连接，以接收由发控中心输入的所述指令；所述发射FPGA芯片与所述数字上变频器连接，以将编码、扩频和调制处理后的调制信号进行DA转换后输出所述双音信号；所述发射FPGA芯片与所述第一ADC芯片连接，以将所述自检中频信号进行AD转换。3.根据权利要求2所述的采用双音信号混频的射频收发系统，其特征在于：所述发射信道组件包括发射频率源、发射上变频链路和自检下变频链路；所述发射频率源通过功分器分别与所述发射上变频链路和所述自检下变频链路连接，以分别提供本振混频的本振信号；所述发射频率源与所述发射毫米波组件连接，以提供本振混频的本振信号；所述发射频率源与所述发射FPGA芯片连接，以提供数字基带时钟；所述发射上变频链路与所述数字上变频器连接，以接收所述双音信号；所述自检下变频链路与所述第一ADC芯片连接，以输出所述自检中频信号。4.根据权利要求3所述的采用双音信号混频的射频收发系统，其特征在于：所述发射频率源包括温补晶振X1、功分器U1、时钟分配器P1、频率合成器G1、滤波器Z1、衰减器Z2、滤波器Z3和放大器A1；所述温补晶振X1与所述功分器U1的输入端连接，所述功分器U1的第一输出端与所述时钟分配器P1连接，所述时钟分配器P1分别与所述发射FPGA芯片、所述发射上变频链路和所述自检下变频链路连接，所述功分器U1的第二输出端、频率合成器G1、滤波器Z1、衰减器Z2、
滤波器Z3和放大器A1依次串联后与所述发射毫米波组件连接。5.根据权利要求4所述的采用双音信号混频的射频收发系统，其特征在于：所述发射上变频链路包括锁相点频源P2、功分器U2、放大器A2、滤波器Z4、混频器U3、衰减器Z5、声表滤波器Z6、放大器A3、声表滤波器Z7、温补衰减器Z8和放大器A4；所述自检下变频链路包括放大器A5、混频器U4、低通滤波器Z9、低通滤波器Z10、放大器A6、低通滤波器Z11和衰减器Z12；所述锁相点频源P2的输入端与所述时钟分配器P1连接，所述锁相点频源P2的输出端与所述功分器U2的输入端连接，所述功分器U2的第一输出端与所述放大器A2的输入端连接，所述放大器A2的输出端与所述混频器U3的第一输入端连接，所述滤波器Z4的输入端与所述数字上变频器连接，所述滤波器Z4的输出端与所述混频器U3的第二输入端连接，所述混频器U3的输出端、衰减器Z5、声表滤波器Z6、放大器A3、声表滤波器Z7、温补衰减器Z8和放大器A4依次串联后与所述发射毫米波组件连接；所述功分器U2的第二输出端与所述放大器A5的输入端连接，所述放大器A5的输出端与所述混频器U4的第一输入端连接，所述低通滤...

【专利技术属性】
技术研发人员：晋良国，杨万明，马德科，高元芳，
申请(专利权)人：成都益为创科技有限公司，
类型：发明
国别省市：