在晶圆级别集成的VCSEL器件和VCSEL器件的制备方法技术

公开了一种在晶圆级别集成的VCSEL器件和VCSEL器件的制备方法。所述VCSEL器件包括：外延结构，其自下而上依次包括：衬底、N

【技术实现步骤摘要】
在晶圆级别集成的VCSEL器件和VCSEL器件的制备方法


[0001]本申请涉及半导体领域，更为具体地涉及在晶圆级别集成的VCSEL 器件和VCSEL器件的制备方法。

技术介绍

[0002]垂直腔面发射激光器(Vertical
‑
Cavity Surface
‑
Emitting Laser,VCSEL) 是一种半导体激光器，其激光垂直于上表面或下表面射出。相较于传统的边发射半导体激光器，VCSEL激光器具有温漂小、低阈值、光纤耦合效率高、易于集成和封装等特性。
[0003]在实际产业中，VCSEL激光器常作为基础的元件(例如，作为光源) 与其他器件被组装为模组被应用。例如，当VCSEL激光器被应用于TOF摄像模组时，VCSEL激光器与线路板、支架、光学衍射元件、金属防护罩等器件组装在一起，以形成TOF摄像模组的激光投射模组。
[0004]在组装所述VCSEL激光器与其他器件以形成投射模组时，一个重要的技术难题是如何将用于调制激光的光学元件稳定地且精准地安装于VCSEL 激光器的激光投射路径上。例如，在如上所述的TOF摄像模组的激光投射模组的组装过程中，光学衍射元件相对于VCSEL激光器的安装精度将极大地影响激光投射模组的性能。
[0005]在现有的VCSEL激光器的封装产品中，VCSEL激光器与光学元件之间的相对位置关系依靠物理定位和/或结构配合实现。例如，在如上所述的TOF 摄像模组的激光投射模组中，光学衍射元件与VCSEL激光器之间的相对位置关系，依靠于支架安装于线路板的安装精度以及光学衍射元件安装于支架的安装精度来确保。然而，这种依靠物理定位和/或结构配合的技术方案，在实际应用中存在诸多缺陷。
[0006]首先，物理定位能够达到的定位精度是有限的，也就是，当VCSEL激光器与光学元件之间的相对位置关系的精度要求较高时，物理定位可能无法满足应用需求。
[0007]其次，物理定位的实现需要依托于特定的物理结构，相应地，物理结构配合的自身稳定性将影响定位的稳定性。应可以理解，对于物理结构而言，即便没有发生意外的碰撞，其随着时间的推移，物理结构之间的配合精度也可能会降低，而影响到光学元件和VCSEL激光器之间的相对位置关系。
[0008]为了提高VCSEL激光器和光学元件之间的稳定性，一些厂家选择直接将光学元件贴装于VCSEL激光器的激光出射面上。虽然，这种组装方案能够在一定程度上提高VCSEL激光器和光学元件之间的配合稳定性，但是，这种组装方案依旧难以确保VCSEL激光器和光学元件之间的定位配合精度，导致最终形成的产品依然难以满足性能要求。
[0009]在实际产业中，VCSEL激光器通常由芯片制造厂提供，而VCSEL封装产品的组装工作则由封装厂来完成。也就是，从VCSEL激光器到VCSEL 封装产品经过产业链的两个节点。并且，在实际产业中，封装厂可能采购由不同厂商提供的VCSEL激光器，同时，在组装过程中还有可能发生组装精度不一等问题，导致最终成型的VCSEL封装产品的一致性难以确保。

技术实现思路

[0010]本申请的一个优势在于提供了一种在晶圆级别集成的VCSEL器件和 VCSEL器件的制备方法，其中，所述VCSEL器件在晶圆级别上集成了 VCSEL激光器和用于调制VCSEL激光器出射的激光的半导体光学结构。
[0011]本申请的另一优势在于提供了一种在晶圆级别集成的VCSEL器件和 VCSEL器件的制备方法，其中，在所述VCSEL器件的制备过程中，所述 VCSEL激光器和所述半导体光学结构的光学调制部之间在晶圆级别实现相对较为精准地定位，以使得最终成型的所述VCSEL器件中所述VCSEL激光器和所述光学调制部之间具有相对较高的定位精度。
[0012]本申请的又一优势在于提供了一种在晶圆级别集成的VCSEL器件和 VCSEL器件的制备方法，其中，所述半导体光学结构包括相互叠置的至少二半导体层结构，所述至少二半导体层结构由具有不同浓度的金属原子掺杂的半导体材料制成，其中，所述至少二半导体层结构的预设区域被氧化以形成所述保护部，所述至少二半导体层结构中未被氧化的部分形成所述光学调制部。
[0013]本申请的又一优势在于提供了一种在晶圆级别集成的VCSEL器件和VCSEL器件的制备方法，其中，在形成所述光学调制部的过程中，包覆所述光学调制部的保护部同时成型，以通过所述保护部对所述光学调制部的结构进行保护。也就是，在本申请实施例中，所述光学调制部和所述保护部在同一工序中成型，并且，成型后的所述保护部还能够为所述光学调制部提供保护作用。
[0014]本申请的又一优势在于提供一种在晶圆级别集成的VCSEL器件和 VCSEL器件的制备方法，其中，所述VCSEL器件的制备可在芯片制造厂完成，提高了产业效率。
[0015]为了实现上述至少一优势或其他优势和目的，根据本申请的一个方面，提供了一种在晶圆级别集成的VCSEL器件，其包括：
[0016]外延结构，其自下而上依次包括：衬底、N
‑
DBR层、有源区、限制层和P
‑
DBR层，其中，所述限制层形成用于限制发光孔径的限制孔；
[0017]形成于所述外延结构上的保护部，其中，所述保护部，包括：光学调制部和包覆所述光学调制部的保护部，所述光学调制部对应于所述限制孔；以及
[0018]电连接于所述外延结构的正电极和负电极。
[0019]根据本申请的在晶圆级别集成的VCSEL器件中，所述半导体光学结构包括相互叠置的至少二半导体层结构，所述至少二半导体层结构由具有不同浓度的金属原子掺杂的半导体材料制成，其中，所述至少二半导体层结构的预设区域被氧化以形成所述保护部，所述至少二半导体层结构中未被氧化的部分形成所述光学调制部。
[0020]根据本申请的在晶圆级别集成的VCSEL器件中，所述至少二半导体层结构通过外延生长工艺形成于所述外延结构的上表面。
[0021]根据本申请的在晶圆级别集成的VCSEL器件中，具有不同浓度的金属原子掺杂的所述半导体材料制选择如下之一：GaN、AlN、Al
X
Ga1‑
X
As(x＝ 0～1)、lnP、Al
X
Ga1‑
X
AsSb(x＝0～1)、AlInAs、InGaAsP。
[0022]根据本申请的在晶圆级别集成的VCSEL器件中，所述光学调制部形成一凸透镜。
[0023]根据本申请的在晶圆级别集成的VCSEL器件中，所述至少二半导体层结构的所述半导体材料中所掺杂的金属原子的浓度自上而下依次降低。
[0024]根据本申请的在晶圆级别集成的VCSEL器件中，所述光学调制部形成一凹透镜。
[0025]根据本申请的在晶圆级别集成的VCSEL器件中，所述至少二半导体层结构的所述半导体材料中所掺杂的金属原子的浓度自上而下先升高后降低。
[0026]根据本申请的在晶圆级别集本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种在晶圆级别集成的VCSEL器件，其特征在于，包括：外延结构，其自下而上依次包括：衬底、N
‑
DBR层、有源区、限制层和P
‑
DBR层，其中，所述限制层形成用于限制发光孔径的限制孔；形成于所述外延结构上的半导体光学结构，其中，所述半导体光学结构，包括：光学调制部和包覆所述光学调制部的保护部，所述光学调制部对应于所述限制孔；以及电连接于所述外延结构的正电极和负电极。2.根据权利要求1所述的在晶圆级别集成的VCSEL器件，其中，所述半导体光学结构包括相互叠置的至少二半导体层结构，所述至少二半导体层结构由具有不同浓度的金属原子掺杂的半导体材料制成，其中，所述至少二半导体层结构的预设区域被氧化以形成所述保护部，所述至少二半导体层结构中未被氧化的部分形成所述光学调制部。3.根据权利要求2所述的在晶圆级别集成的VCSEL器件，其中，所述至少二半导体层结构通过外延生长工艺形成于所述外延结构的上表面。4.根据权利要求2所述的在晶圆级别集成的VCSEL器件，其中，具有不同浓度的金属原子掺杂的所述半导体材料制选择如下之一：GaN、AlN、Al
X
Ga1‑
X
As(x＝0～1)、lnP、Al
X
Ga1‑
X
AsSb(x＝0～1)、AlInAs、InGaAsP。5.根据权利要求2所述的在晶圆级别集成的VCSEL器件，其中，所述光学调制部形成一凸透镜。6.根据权利要求5所述的在晶圆级别集成的VCSEL器件，其中，所述至少二半导体层结构的所述半导体材料中所掺杂的金属原子的浓度自上而下依次降低。7.根据权利要求2所述的在晶圆级别集成的VCSEL器件，其中，所述光学调制部形成一凹透镜。8.根据权利要求7所述的在晶圆级别集成的VCSEL器件，其中，所述至少二半导体层结构的所述半导体材料中所掺杂的金属原子的浓度自上而下先升高后降低。9.根据权利要求1所述的在晶圆级别集成的VCSEL器件，其中，所述限制层为离子限制层。10.根据权利要求1所述的在晶圆级别集成的VCSEL器件，其中，所述限制层为氧化限制层。11.一种VCSEL器件的制备方法，其特征在于，包括：通过外延生长工艺形成外延结构，其中，所述外延结构自下而上包括：衬底、N
‑
DBR层、有源区和P
‑
DBR层；在所述外延结构的上表面形成一待加工...

【专利技术属性】
技术研发人员：郭铭浩，王立，李念宜，
申请(专利权)人：浙江睿熙科技有限公司，
类型：发明
国别省市：