一种基于FPGA的测控装置制造方法及图纸

本发明专利技术公开了一种基于FPGA的测控装置，包括CPU模块、FPGA模块和ADC转换回路，FPGA通过扩展网络接口实现过程层SV采样值报文接收及GOOSE报文收发，以及站控层MMS报文收发；FPGA通过第二SPI接口实时采集ADC模拟采样数据；CPU与FPGA之间的第一SPI接口和SDIO接口用于CPU模块读写FPGA模块内部寄存器、IRIG

【技术实现步骤摘要】
一种基于FPGA的测控装置


[0001]本专利技术属于智能变电站
，具体涉及一种基于FPGA的测控装置。

技术介绍

[0002]目前国产处理器及FPGA芯片在性能指标、接口集成度以及可靠性方面与进口器件存在差距，缺少长时间运行经验，单一的处理器实现方式存在一定的性能瓶颈，通过FPGA与CPU集成设计，可以提升整体处理性能，但存在相互交互传输瓶颈问题；另一方面国产FPGA逻辑电路异常容易导致数据错误，如何避免国产器件性能差距对于装置动作行为的影响也是亟待解决的问题。

技术实现思路

[0003]为解决现有技术中的不足，本专利技术提供一种基于FPGA的测控装置，在FPGA模块与CPU模块之间设计多种数据总线链路，对不同性质数据进行分类传输，必要时多总线可互相冗余协作运行，优化提升总线利用率。
[0004]为达到上述目的，本专利技术所采用的技术方案如下：一种基于FPGA的测控装置，包括CPU模块、FPGA模块和ADC转换回路，FPGA模块设置有第二SPI接口和扩展网络接口；FPGA模块通过扩展网络接口实现过程层SV数字采样值报文接收及GOOSE报文收发、站控层MMS报文收发；FPGA模块通过第二SPI接口与ADC转换回路进行通信连接，实时采集ADC模拟采样数据；CPU模块与FPGA模块之间通过第一SPI接口、SDIO接口、高速千兆以太网通信接口通信连接，第一SPI接口和/或SDIO接口用于CPU模块读写FPGA模块内部寄存器、IRIG
‑
B时间信息，将FPGA模块配置管理信息传输给FPGA模块，以及获取FPGA模块的状态信息；高速千兆以太网通信接口用于CPU模块与FPGA模块之间的过程层SV数字采样值报文及GOOSE报文、站控层MMS报文，以及ADC模拟采样数据的输入输出传递。
[0005]进一步地，所述扩展网络接口还支持GOOSE报文和MMS报文共网传输，支持GOOSE报文风暴抑制及MMS报文广播订阅、广播抑制功能。
[0006]进一步地，所述FPGA模块包括多个独立的采样和插值回路，通过第二SPI接口接收的ADC模拟采样数据、通过网络扩展接口接收的SV数字采样数据分别采用独立的采样和插值回路进行处理，FPGA模块对每个采样和插值回路的采样数据全流程增加CRC校验，对插值后的数据进行完整性校验，若通过完整性校验，对整包采样值数据增加CRC校验，并通过高速千兆以太网通信接口转发给CPU模块。
[0007]进一步地， 所述FPGA模块还用于对器件内部关键IP核与寄存器状态进行自校验，若监测到FPGA模块内部存在软故障，将发出告警信号并进行闭锁控制操作。
[0008]进一步地，所述的一种基于FPGA的测控装置，还包括看门狗复位回路，所述看门狗复位回路用于对CPU模块的运行进行监视，若看门狗复位回路在设定时间内未收到CPU模块打狗信号，则看门狗复位动作，对CPU模块进行复位重启处理。
[0009]进一步地，所述的一种基于FPGA的测控装置，还包括电压监视回路，所述电压监视回路用于对系统工作电源进行监视，采集监视数据通过IC接口传送给CPU模块，若电压超出工作限值范围，CPU模块发出告警信号。
[0010]进一步地，所述FPGA模块还设置有CAN总线接口，用于与开入开出模件进行通信。
[0011]进一步地，所述FPGA模块还设置有HCB总线接口，用于非实时多个CPU模块之间的快速通信。
[0012]进一步地，所述FPGA模块还设置有HSB总线接口，用于多个CPU模块之间实时大数据量的交互。
[0013]进一步地，所述FPGA模块还设置有通用的IO接口，用于故障及告警接点等信号的输入输出。
[0014]与现有技术相比，本专利技术所达到的有益效果：本专利技术通过在FPGA模块与CPU模块之间设计多种数据总线链路，支持应用针对不同性质数据进行分类传输，必要时多总线可互相冗余协作运行，解决不同性质的数据共用单一总线存在的相互干扰影响问题，降低软件设计适应的复杂度，整体上提升装置运行数据交互效率，同时通过基于FPGA芯片设计端到端数据全路径逐级校验机制，保证了数据转换可靠传输。
附图说明
[0015]图1是本专利技术实施例提供的基于FPGA的测控装置组成示意图；图2是本专利技术实施例提供的FPGA模块与CPU模块交互校验交互流程示意图。
具体实施方式
[0016]下面结合具体实施例对本专利技术作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。
[0017]如图1所示，一种基于FPGA的测控装置，包括主处理器CPU模块、FPGA模块、看门狗复位回路、存储器、电压监测回路和ADC(Analog
‑
to
‑
digital Converter)转换回路。
[0018]其中主处理器CPU模块主要承担测控应用功能逻辑任务处理，通过FPGA模块接受数据源，经过运算逻辑处理后，将处理结果数据通过内部总线传输给FPGA模块发送至目标端口。ADC转换回路主要用于实现模拟信号的采集及信号转换。
[0019]FPGA模块内部资源丰富，具有高性能的 DSP (数字信号处理，Digital Signal Processing)资源，高速 LVDS 接口以及丰富的 BRAM 存储器资源，通过FPGA逻辑可编程设计可支持实现各种应用功能的预处理，例如：模拟量采集及数据预处理功能；数字化IEC61850
‑9‑
2(SV，Sampled Value)采样值报文及收发预处理；过程层GOOSE报文收发功能及GOOSE风暴抑制功能；实现CAN总线扩展设计，用于与开入开出模件(DIO模件)的通信；实现HCB总线设计，用于非实时多CPU之间的快速通信；实现装置内部高速总线HSB设计，用于多CPU之间实时大数据量的交互；实现内部IRIG
‑
B对时总线扩展设计，用于装置内部对时及守时功能；实现以太网接口扩展设计，支持站控层MMS通信；完成与CPU之间通信接口SPI及SDIO设计；支持与CPU之间千兆以太网通信接口设计。
[0020]FPGA通过自身逻辑可编程实现独立的SPI接口及网络接口扩展。具体的，如图1和2
所示，FPGA模块设置有第二SPI接口（SPI2）和扩展网络接口，扩展网络接口可以是例如RMI接口。
[0021]扩展网络接口主要实现主处理器CPU模块及FPGA扩展网络输入输出电平转换，站控层MMS、过程层GOOSE、SV数据都通过网络扩展接口进行通信。更具体的，FPGA模块通过扩展网络接口实现过程层SV采样值报文接收及GOOSE报文的收发，以及站控层MMS报文的收发。第二SPI接口用于接入模拟采样（ADC）转换数据，FPGA模块通过第二SPI接口与ADC转换回路进行通信连接，实时采集ADC转换的采样数据。
[0022]如图2所示，FPGA与核心处理器CPU之间的通信接口包括低速总线第一SPI通信接口（SPI1）、低本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的测控装置，其特征在于，包括CPU模块、FPGA模块和ADC转换回路，FPGA模块设置有第二SPI接口和扩展网络接口；FPGA模块通过扩展网络接口实现过程层SV数字采样值报文接收及GOOSE报文收发、站控层MMS报文收发；FPGA模块通过第二SPI接口与ADC转换回路进行通信连接，实时采集ADC模拟采样数据；CPU模块与FPGA模块之间通过第一SPI接口、SDIO接口、高速千兆以太网通信接口通信连接，第一SPI接口和/或SDIO接口用于CPU模块读写FPGA模块内部寄存器、IRIG
‑
B时间信息，将FPGA模块配置管理信息传输给FPGA模块，以及获取FPGA模块的状态信息；高速千兆以太网通信接口用于CPU模块与FPGA模块之间的过程层SV数字采样值报文及GOOSE报文、站控层MMS报文，以及ADC模拟采样数据的输入输出传递。2.根据权利要求1所述的一种基于FPGA的测控装置，其特征在于，所述扩展网络接口还支持GOOSE报文和MMS报文共网传输，支持GOOSE报文风暴抑制及MMS报文广播订阅、广播抑制功能。3.根据权利要求1所述的一种基于FPGA的测控装置，其特征在于，所述FPGA模块包括多个独立的采样和插值回路，通过第二SPI接口接收的ADC模拟采样数据、通过网络扩展接口接收的SV数字采样数据分别采用独立的采样和插值回路进行处理，FPGA模块对每个采样和插值回路的采样数据全流程增加CRC校验，对插值后的数据进行完整性校验，若通过完整性校验，对...

【专利技术属性】
技术研发人员：龚世敏，蔡亮亮，岳峰，洪莹，唐斌，李帅，
申请(专利权)人：南京国电南自电网自动化有限公司，
类型：发明
国别省市：