应用于深低温环境下的低温扫码控制电路制造技术

应用于深低温环境下的低温扫码控制电路属于扫码装置技术领域，尤其涉及一种应用于深低温环境下的低温扫码控制电路。本实用新型专利技术提供一种应用于深低温环境下的低温扫码控制电路。本实用新型专利技术包括微处理器电路、RS485电路、继电器端口输出电路、光耦引脚输出电路、电源变换电路、加热温度控制电路和RS232电路，微处理器电路的信号传输端口分别与RS485电路的信号传输端口、继电器端口输出电路的信号传输端口、光耦引脚输出电路的信号传输端口、输出接口电路的信号传输端口、加热温度控制电路的信号传输端口、RS232电路的信号传输端口相连，RS485电路的信号传输端口与扫码仪的信号传输端口相连。端口相连。端口相连。

【技术实现步骤摘要】
应用于深低温环境下的低温扫码控制电路


[0001]本技术属于扫码装置
，尤其涉及一种应用于深低温环境下的低温扫码控制电路。

技术介绍

[0002]现有扫描技术的应用环境都是在常温环境当中，现有扫码仪都无法在深低温环境下工作，本技术解决了深低温环境下扫码仪无法正常工作的难点，在极端低温环境中可以准确识别出条形码和二维码。而要设计一种应用于深低温环境下的低温扫码系统,则需要配套设计一种应用于深低温环境下的低温扫码控制电路。

技术实现思路

[0003]本技术就是针对上述问题，提供一种应用于深低温环境下的低温扫码控制电路。
[0004]为实现上述目的，本技术采用如下技术方案，本技术包括微处理器电路、RS485电路、继电器端口输出电路、光耦引脚输出电路、电源变换电路、加热温度控制电路和RS232电路，微处理器电路的信号传输端口分别与RS485电路的信号传输端口、继电器端口输出电路的信号传输端口、光耦引脚输出电路的信号传输端口、输出接口电路的信号传输端口、加热温度控制电路的信号传输端口、RS232电路的信号传输端口相连，RS485电路的信号传输端口与扫码仪的信号传输端口相连；电源变换电路的电能输出端口分别与微处理器电路的电源端口、RS485电路的电源端口、继电器端口输出电路的电源端口、光耦引脚输出电路的电源端口、加热温度控制电路的电源端口、RS232电路的电源端口、扫码仪的电源端口相连。
[0005]作为一种优选方案，本技术所述扫码仪采用HF800扫码仪M1, M1的RS485A端口接A1，M1的RS485B端口接B1。
[0006]作为另一种优选方案，本技术所述微处理器电路包括STM32H743IIT6芯片U1和W9825G6KH芯片U2，U1的137脚接JTCK，U1的124脚接JTMS，U1的31脚接RESET，U1的30脚接OSC_OUT，U1的29脚接OSC_IN，U1的10脚接OSC32_OUT，U1的9脚接OSC32_IN，U1的104、105 、142、143、68～70、73～78、96 ～98脚分别与PD14、PD15、PD0、PD1、PE7～PE15、PD8～PD10对应相连，U1的32、160、59、34脚分别与PC0、PG15、PF11、PC2对应相连，U1的170、169、112、35、109、108脚分别与PE1、PE0、PG8、PC3、PG5、PG4对应相连，U1的106、67、66、65～60、21～16脚分别与PG2～PG0、PF15～PF12、PF5～PF0对应相连，U1的47、69、42脚分别与PA3、PE8、PA2对应相连，U1的169脚接PE10, U1的74脚接PE11,U1的75脚接PE12，U1的76脚接PE13，U1的119脚接PA8，U1的79脚接PB10，U1的80脚接PB11；
[0007]接插件P5的1～5脚分别与GND、JTCK、JTMS、+3.3V、RESET对应相连；RESET分别与电阻R11一端、电容C44一端相连，R11另一端接+3.3V，C44另一端接GND；
[0008]晶振Y2的1脚接OSC_OUT，Y2的3脚接OSC_IN；
[0009]晶振Y3的一端接OSC32_IN，晶振Y3的一端接OSC32_OUT；
[0010]U2的2、4、5、7、8、10、11、13、42、44、45、47、48、50、51、53脚分别与PD14、PD15、PD0、PD1、PE7～PE15、PD8～PD10对应相连，U2的16～19脚分别与PC0、PG15、PF11、PC2对应相连，U2的39、15、38、37、21、20脚分别与PE1、PE0、PG8、PC3、PG5、PG4对应相连，U2的36、35、22、34、33、32、31、30、29、26～23脚分别与PG2～PG0、PF15～PF12、PF5～PF0对应相连。
[0011]作为另一种优选方案，本技术所述RS485电路包括SP3485EN
‑
L/TR芯片U7，U7的1脚接PA3，U7的2、3脚接PE8，U7的4脚接PA2，U7的7、6脚分别与接插件P2的1、2脚对应相连。
[0012]作为另一种优选方案，本技术所述继电器端口输出电路包括继电器K1和继电器K5，K5的控制端一端分别与+12V、EL357芯片OP15输出端集电极相连，OP15输出端发射极接NPN三极管Q9的基极，Q9的集电极接K5的控制端另一端，OP15输入端阳极接+3.3V，OP15输入端阴极接PE10，K5受控端第一端接COM1，K5受控端第二端接S1_ON，K5受控端第三端接S1_OFF；
[0013]K1的控制端一端分别与+12V、EL357芯片OP16输出端集电极相连，OP16输出端发射极接NPN三极管Q1的基极，Q1的集电极接K1的控制端另一端，OP16输入端阳极接+3.3V，OP16输入端阴极接PE11，K1受控端第一端接COM2，K1受控端第二端接S2_ON，K1受控端第三端接S2_OFF。
[0014]作为另一种优选方案，本技术所述光耦引脚输出电路包括EL357N(B)(TA)
‑
G芯片OP17和EL357N(B)(TA)
‑
G芯片OP18，OP17的输入端阳极接PE12，OP17的输入端阴极和OP18的输入端阴极接GND，OP18的输入端阳极接PE13；OP17的输出端集电极接IO1，OP18的输出端集电极接IO2，OP17和OP18的输出端发射极接GND。
[0015]作为另一种优选方案，本技术所述电源变换电路包括YHT4S+12V/20W模块POW1，POW1的L端通过开关SK1B接L，POW1的N端接N，POW1的+12V端通过电感L3分别与+12V、LM2576
‑
5.0芯片U4的1脚相连，POW1的GND端通过电感L6分别与U4的3脚、电感L7一端相连，L7另一端分别与U9的GND端、GND相连，U9的Vin端分别与+5V、电感L5一端相连，L5另一端分别与U4的2脚、U4的4脚相连；U9的Vout端接+3.3V。
[0016]作为另一种优选方案，本技术还包括输出接口电路，输出接口电路采用16脚接插件CH1，CH1的1、2、3～16脚分别与L、N、S2_OFF、S2_ON、COM2、S1_OFF、S1_ON、COM1、+5V、IO1、IO2、+12V、GND、A1、B1对应相连。
[0017]其次，本技术所述加热温度控制电路包括MOC3083芯片OP34和EL357芯片OP7，OP34的输入端阳极接+5V, OP34的输入端阴极接NPN三极管Q13的集电极, Q13的基极接PC13,Q13的发射极接GND; OP34输出端一端分别与加热带R97一端、SCR1管一端、继电器K8受控端一端相连，R97另一端接L，K8受控端另一端分别与N、SCR1管另一端相连，SCR1管控制端接OP34输出端另一端；<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.应用于深低温环境下的低温扫码控制电路，包括微处理器电路、RS485电路、继电器端口输出电路、光耦引脚输出电路、电源变换电路、加热温度控制电路和RS232电路，其特征在于微处理器电路的信号传输端口分别与RS485电路的信号传输端口、继电器端口输出电路的信号传输端口、光耦引脚输出电路的信号传输端口、输出接口电路的信号传输端口、加热温度控制电路的信号传输端口、RS232电路的信号传输端口相连，RS485电路的信号传输端口与扫码仪的信号传输端口相连；电源变换电路的电能输出端口分别与微处理器电路的电源端口、RS485电路的电源端口、继电器端口输出电路的电源端口、光耦引脚输出电路的电源端口、加热温度控制电路的电源端口、RS232电路的电源端口、扫码仪的电源端口相连；所述扫码仪采用HF800扫码仪M1, M1的RS485A端口接A1，M1的RS485B端口接B1；所述微处理器电路包括STM32H743IIT6芯片U1和W9825G6KH芯片U2，U1的137脚接JTCK，U1的124脚接JTMS，U1的31脚接RESET，U1的30脚接OSC_OUT，U1的29脚接OSC_IN，U1的10脚接OSC32_OUT，U1的9脚接OSC32_IN，U1的104、105 、142、143、68～70、73～78、96 ～98脚分别与PD14、PD15、PD0、PD1、PE7～PE15、PD8～PD10对应相连，U1的32、160、59、34脚分别与PC0、PG15、PF11、PC2对应相连，U1的170、169、112、35、109、108脚分别与PE1、PE0、PG8、PC3、PG5、PG4对应相连，U1的106、67、66、65～60、21～16脚分别与PG2～PG0、PF15～PF12、PF5～PF0对应相连，U1的47、69、42脚分别与PA3、PE8、PA2对应相连，U1的169脚接PE10, U1的74脚接PE11,U1的75脚接PE12，U1的76脚接PE13，U1的119脚接PA8，U1的79脚接PB10，U1的80脚接PB11；接插件P5的1～5脚分别与GND、JTCK、JTMS、+3.3V、RESET对应相连；RESET分别与电阻R11一端、电容C44一端相连，R11另一端接+3.3V，C44另一端接GND；晶振Y2的1脚接OSC_OUT，Y2的3脚接OSC_IN；晶振Y3的一端接OSC32_IN，晶振Y3的一端接OSC32_OUT；U2的2、4、5、7、8、10、11、13、42、44、45、47、48、50、51、53脚分别与PD14、PD15、PD0、PD1、PE7～PE15、PD8～PD10对应相连，U2的16～19脚分别与PC0、PG15、PF11、PC2对应相连，U2的39、15、38、37、21、20脚分别与PE1、PE0、PG8、PC3、PG5、PG4对应相连，U2的36、35、22、34、33、32、31、30、29、26～23脚分别与PG2～PG0、PF15～PF12、PF5～PF0对应相连；所述RS485电路包括SP3485EN
‑
L...

【专利技术属性】
技术研发人员：王兴宇，齐瑞群，高运安，石润华，巴鹏，魏清阁，张泉圣，刘向韶，
申请(专利权)人：苏州碳卡智能科技有限公司，
类型：新型
国别省市：