一种抗干扰高可靠异步主机访问启动电路及其工作方法技术

本发明专利技术公开了一种抗干扰高可靠异步主机访问启动电路及其工作方法，该电路由三级D触发器和一个二输入与门连接。该结构使得三级D触发器均采用主机接口电路的全局时钟作为工作时钟，不存在主机访问选通信号上的抖动或毛刺上的变化造成触发器的时钟沿误翻转的现象；当主机访问选通信号上出现抖动或者干扰毛刺后，电路可以快速恢复到初始态并继续正常完成主机访问的识别和启动，具有抗干扰能力强、可靠性高的特点。靠性高的特点。靠性高的特点。

【技术实现步骤摘要】
一种抗干扰高可靠异步主机访问启动电路及其工作方法


[0001]本专利技术属于集成电路设计领域，具体涉及一种抗干扰高可靠异步主机访问启动电路及其工作方法。

技术介绍

[0002]在一个计算机系统中存在大量的输入输出(I/O)组件，这些I/O组件与中央处理单元(Central Processing Unit，简写为CPU)相交互实现了多样化的功能。I/O组件中负责与CPU交互的电路子模块称为主机接口模块或电路，CPU通过主机接口电路对I/O组件进行读写访问。异步主机接口是指I/O组件的主机接口和CPU接口之间采用不同的时钟进行数据交互的处理。
[0003]目前，对于高速I/O组件，多采用第三代高性能I/O总线PCIe(Peripheral Component Interconnect Express)串行总线作为CPU主机接口。但是，对于大量的低速I/O或者CPU未集成PCIe接口的计算机系统中，采用PCIe总线作为主机接口不仅不会带来I/O组件特有功能和性能的提升，还会带来电路逻辑规模和成本的显著增加或者使用上的不便。因而，对于大量低速I/O，特别是在大量嵌入式计算机中仍普遍采用并行总线，以异步访问选通信号CS、并行地址总线Addr和并行数据总线Data作为CPU的访问接口；例如，CAN总线等低速总线协议控制电路作为嵌入式计算机中I/O组件接口电路实现了相应总线协议的数据收发功能，其内部集成了数据缓存，能将相应总线上收到的数据暂存于数据缓存并通过主机接口在接收完成后将接收数据通过主机接口送给CPU，或者通过主机接口从CPU接收并行数据暂存于内部的数据缓存中，当完成接收后将数据缓存中暂存的发送数据发送到相应协议的总线上。
[0004]异步主机接口中，由于CPU和主机接口电路采用不同的时钟工作，使得主机访问启动电路成为主机接口电路中的关键模块或电路。在上述主机接口中，异步主机访问选通信号CS为CPU访问I/O组件的关键接口信号；一般，当CS有效时CPU开始I/O组件的访问，完成访问后，CPU将选通信号CS变无效电平结束当前访问；对于异步主机接口电路，取决于主机接口电路工作时钟的频率，要求主机访问选通信号持续有效的访问时间需要大于若干个工作时钟的周期数；而对于两次访问时主机访问选通信号无效的最小时间，即访问的最小间隔时间，不同的主机接口电路有不同的要求，要求的最小间隔时间越小对CPU的适应性就越好，访问效率也会更高；如果主机接口电路要求的最小访问间隔时间较大，对于工作频率相对较高的CPU，往往带来使用时CPU和主机接口电路之间胶合逻辑设计复杂度的急剧增加。
[0005]现有技术中，特别是在众多采用FPGA(现场可编程门阵列)实现的I/O组件的主机接口中，往往牺牲主机接口的访问效率，仅支持较大的主机访问间隔时间，要求主机访问的最小间隔时间大于两个主机接口工作时钟周期；或者为了适应CPU访问的最小间隔时间，采用选通信号CS作为触发器的时钟识别CS的快速变化。
[0006]图1为采用主机访问选通信号CS直接作为触发器fedge_cs的工作时钟的主机接口电路的相关时序；如图所示，该主机接口电路中的触发器fedge_cs为下降沿触发工作；如图
1所示的访问选通信号CS第一次变低有效时，触发器fedge_cs在CS的下降沿触发翻转一次变为低电平，电路中的其它时序逻辑会在图中主机接口时钟Clk的第三个及其后的上升沿检测到fedge的变化，从而启动相关的主机写或者读操作；一般情况下选通信号CS为CPU产生的访问I/O组件的地址信号Addr的高位部分译码产生；然而，工程实践发现，即使在印制板上设置了滤波电路用于确保CS管脚的信号完整性，在计算机的长期工作中，因为未知的一些系统噪声等原因，主机接口电路内CS信号上还是可能偶发毛刺造成触发器的错误翻转，导致主机接口访问异常。如图1所示，因为信号的边沿抖动或噪声等因素，主机访问选通信号在第9个CLK上升沿第二次变低开始第二次访问，但在变低后出现了一个窄的抖动脉冲，fedge_cs先翻转为高电平，又迅速翻转为低电平，这样，电路中的时序逻辑在CLK的第9个上升沿到第13个上升沿之间均未采样到fedge_cs的翻转，不能识别和正常启动第二次主机访问，造成访问失败。

技术实现思路

[0007]本专利技术的目的在于克服上述现有技术的缺点，提供一种抗干扰高可靠异步主机访问启动电路，以解决现有技术中主机接口电路的CPU访问效率和适应性低，以及主机接口电路工作的可靠性低的问题。
[0008]为达到上述目的，本专利技术采用以下技术方案予以实现：
[0009]一种抗干扰高可靠异步主机访问启动电路，包括第一级D触发器、第二级D触发器和第三级D触发器；
[0010]所述第一级D触发器的数据输入端连接有高电平，第一级D触发器的数据输出端和第二级D触发器的数据输入端连接，第一级D触发器的复位端连接有主机访问选通信号或主机选通信号的反向信号；
[0011]所述第二级D触发器的数据输出端和第三级D触发器的数据输入端连接，第二级D触发器的复位端连接有主机接口电路的全局复位信号；
[0012]所述第三级D触发器的复位端连接有主机接口电路的全局复位信号，第三级D触发器的反向输出端连接有二输入与门的一个输入端；第二级D触发器的数据输出端和第三级D触发器的数据输入端连接线路上设置有连接线，所述连接线和二输入与门的另一个输入端连接；所述二输入与门的输出端连接有主机访问电路；
[0013]所述第一级D触发器的复位端为异步复位功能端口。
[0014]本专利技术的进一步改进在于：
[0015]优选的，第一级D触发器的输入时钟和主机接口工作时钟CLK连接；第二级D触发器的输入时钟和主机接口工作时钟CLK连接；第三级D触发器的输入时钟和主机接口工作时钟CLK连接。
[0016]优选的，当主机访问选通信号以高电平选通访问，且三个D触发器复位端为高有效时，第一级D触发器的复位端连接主机访问选通信号的反向信号；
[0017]当主机访问选通信号以高电平选通访问，且三个D触发器复位端为低有效时，第一级D触发器的复位端连接主机访问选通信号。
[0018]优选的，当主机访问选通信号以低电平选通访问，且第一级D触发器复位端为低有效时，第一级D触发器的复位端连接主机访问选通信号的反向信号；
[0019]当主机访问选通信号以低电平选通访问，且第一级D触发器复位端为高有效时，第一级D触发器的复位端连接主机访问选通信号。
[0020]优选的，所述第一级触发器的复位端和主机访问选通信号之间设置有延迟滤波电路；所述延迟滤波电路由延迟单元和二输入或门构成。
[0021]优选的，所述第二级D触发器的输入时钟和主机接口工作时钟CLK的反向信号连接。
[0022]优选的，主机连续两次访问的最小间隔时间逻辑上为大于0ns且无限接近0ns的时间值。
[0023]一种抗干扰高可靠异步主机访问启动电路的工作方法，当主机访问选通信号抖动或有干扰脉冲时，第一级D触发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗干扰高可靠异步主机访问启动电路，其特征在于，包括第一级D触发器、第二级D触发器和第三级D触发器；所述第一级D触发器的数据输入端连接有高电平，第一级D触发器的数据输出端和第二级D触发器的数据输入端连接，第一级D触发器的复位端连接有主机访问选通信号或主机选通信号的反向信号；所述第二级D触发器的数据输出端和第三级D触发器的数据输入端连接，第二级D触发器的复位端连接有主机接口电路的全局复位信号；所述第三级D触发器的复位端连接有主机接口电路的全局复位信号，第三级D触发器的反向输出端连接有二输入与门的一个输入端；第二级D触发器的数据输出端和第三级D触发器的数据输入端连接线路上设置有连接线，所述连接线和二输入与门的另一个输入端连接；所述二输入与门的输出端连接有主机访问电路；所述第一级D触发器的复位端为异步复位功能端口。2.根据权利要求1所述的一种抗干扰高可靠异步主机访问启动电路，其特征在于，第一级D触发器的输入时钟和主机接口工作时钟CLK连接；第二级D触发器的输入时钟和主机接口工作时钟CLK连接；第三级D触发器的输入时钟和主机接口工作时钟CLK连接。3.根据权利要求1所述的一种抗干扰高可靠异步主机访问启动电路，其特征在于，当主机访问选通信号以高电平选通访问，且三个D触发器复位端为高有效时，第一级D触发器的复位端连接主机访问选通信号的反向信号；当主机访问选通信号以高电平选通访问，且三个D触发器复位端为低有效时，第一级D触发器的复位端连接主机访问选通信号。4.根据权利要求1所述的一种抗干扰高可靠异步主机访问启动电路，其特征在于，当主机访问选通信号以低电平选通访问，且第一级D触发器复位端为低有效时，第一级D触发器的复位端连接主机访问选通信号的反向信号；当主机访问选通信号以低电平选通访问，且第一级D触发器复位端为高有效时，第一级D触发器的复位端连接主机访问选通信号。5.根据权利要求1所述的一种抗干扰高可靠异步主机访问启动电路，其特征在于，所述第一级触发器的复位端和主机访问选通信号之间设置有延迟滤波电路；所述延迟滤波电路由延迟单元和二输入或门构成...

【专利技术属性】
技术研发人员：翟宝峰，王剑峰，董劭颖，祁美娟，杨靓，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：