基于InN/AlGaN/GaN异质结的p沟道金属氧化物半导体场效应管及制备方法技术

本发明专利技术公开了一种基于InN/AlGaN/GaN异质结的p沟道金属氧化物半导体场效应管及制备方法，主要解决现有p沟道MOSFET器件空穴迁移率和二维空穴气浓度低的问题。其自下而上包括：衬底层(1)、GaN缓冲层(2)、AlGaN势垒层(3)、p型层(5)、SiO2栅介质层(6)，该介质层左右两端分别设有源极(7)和漏极(8)，中间刻蚀有栅凹槽，栅凹槽处设有栅极(9)，其特征在于，AlGaN势垒层与p型层之间增设有未掺杂的InN沟道层(4)，以提升二维空穴气浓度和空穴迁移率，且p型层采用InN材料，以提升空穴迁移率，本发明专利技术提升了器件的工作频率和输出功率，可用于GaN基功率集成电路和互补逻辑电路。集成电路和互补逻辑电路。集成电路和互补逻辑电路。

【技术实现步骤摘要】
基于InN/AlGaN/GaN异质结的p沟道金属氧化物半导体场效应管及制备方法


[0001]本专利技术属于微电子
，特别涉及一种p沟道金属氧化物半导体场效应管MOSFET，可用于制作GaN基功率集成电路和互补逻辑电路。
技术背景
[0002]与传统硅以及砷化镓材料相比，氮化镓GaN材料具有宽禁带、高电子漂移速度、高热导率、高击穿电场等优良特性，可用于制作高压、高频及大功率电子器件。随着新能源汽车，5G通信、航空航天等领域的发展，GaN基功率器件和功率模块已经得到了广泛的应用。但是，在目前使用的GaN功率模块中，外围驱动电路和逻辑单元仍然由传统的硅材料构成。这种方案会增加GaN功率模块的尺寸以及引入寄生电感，极大地限制了系统的工作频率和输出功率。理想的解决方案是采用将外围驱动电路和逻辑单元也采用GaN材料制作，实现GaN功率器件和GaN互补逻辑电路的单片集成。近几年，基于GaN的互补逻辑电路得到了广泛的研究，但是目前的GaN互补逻辑电路的工作频率和输出功率都很低，不能满足功率集成的要求，原因在于构成此电路的p沟道MOSFET的沟道迁移率低，导通电阻大，载流子浓度低，严重限制了电路性能。
[0003]现有基于GaN/AlGaN/GaN异质结的p沟道金属氧化物半导体场效应管结构，如图1所示，其自下而上包括：Si衬底层、GaN缓冲层、AlGaN势垒层、p型GaN层、栅介质层，该栅介质层左右两端分别设有源极和漏极，中间刻蚀有栅凹槽，栅凹槽处设有栅极。这种器件主要有以下两个缺点，一是由于采用GaN材料作为p型层和导电沟道，空穴迁移率极低，严重限制器件的运行速度；二是电离杂质散射和刻蚀损伤会降低二维空穴气浓度和空穴迁移率，导致器件输出功率下降。

技术实现思路

[0004]本专利技术的目的在于针对上述现有技术的不足，提出一种基于InN/AlGaN/GaN异质结的p沟道金属氧化物半导体场效应管及制备方法，以有效提高空穴迁移率和二维空穴气浓度，提高器件工作频率和输出功率。
[0005]实现本专利技术目的的技术方案如下：
[0006]1.一种基于InN/AlGaN/GaN异质结的p沟道金属氧化物半导体场效应管，自下而上包括：衬底层、GaN缓冲层、AlGaN势垒层、p型层、栅介质层，该栅介质层左右两端分别设有源极和漏极，中间刻蚀有栅凹槽，栅凹槽处设有栅极，其特征在于：
[0007]所述的p型层采用InN材料，以提升空穴迁移率；
[0008]所述的栅介质层，采用SiO2材料，以减小栅极漏电；
[0009]所述的AlGaN势垒层和p型层之间增设未掺杂的InN沟道层，以提升二维空穴气浓度和空穴迁移率；
[0010]进一步，所述的衬底层使用<111>晶向的Si衬底或c面蓝宝石衬底；
[0011]进一步，所述的InN沟道层，其厚度为20
‑
30nm；所述的p型InN层，其厚度为60
‑
70nm，掺杂浓度为2
×
10
19
cm
‑3～4
×
10
19
cm
‑3；所述的SiO2栅介质层，其厚度为5
‑
10nm；
[0012]进一步，所述的GaN缓冲层，其厚度为4000
‑
5000nm；所述的AlGaN势垒层，其厚度为20
‑
30nm，Al组分为0.2
‑
0.3；所述的源极和漏极，其厚度均为25
‑
40nm；所述的栅极，其厚度为65
‑
90nm。
[0013]2.一种基于InN/AlGaN/GaN异质结的p沟道金属氧化物半导体场效应管制备方法，其特征在于，包括如下步骤：
[0014]1)对衬底进行清洗和烘干；
[0015]2)在烘干后的衬底上采用MOCVD工艺生长厚度为4000
‑
5000nm的GaN缓冲层；
[0016]3)在GaN缓冲层上采用MOCVD工艺生长厚度为20
‑
30nm的AlGaN势垒层，Al组分的调整范围0.2
‑
0.3；
[0017]4)在AlGaN势垒层上采用MOCVD工艺生长厚度为20
‑
30nm的InN沟道层；
[0018]5)在InN沟道层上采用MOCVD工艺生长厚度为60
‑
70nm的p型InN层，掺杂元素是Mg，掺杂浓度为2
×
10
19
cm
‑3～4
×
10
19
cm
‑3；
[0019]6)使用低功率等离子体蚀刻工艺，在p型InN层中央刻蚀深度为40
‑
50nm的栅凹槽；
[0020]7)在p型InN层上左右两侧使用电子束蒸发技术蒸发钛、铝、镍、金混合金属，沉积厚度均为25
‑
40nm的源极和漏极；
[0021]8)采用MOCVD工艺在p型InN层的凹槽处生长厚度为5
‑
10nm的SiO2栅介质层；
[0022]9)在栅介质层上使用电子束蒸发技术蒸发钛、铝、镍、金混合金属，沉积厚度为70
‑
100nm的栅极，完成器件制作。
[0023]与现有技术相比，本专利技术具有如下优点：
[0024]第一、本专利技术采用InN材料作为p型层和沟道层，由于InN材料的空穴迁移率很高，故可提高器件的工作频率。
[0025]第二、本专利技术由于采用SiO2材料作为栅介质层，可减小栅极漏电，提高器件可靠性。
[0026]第三、本专利技术由于在AlGaN势垒层与p型层中间插入未掺杂的InN沟道层，一方面，可以增强器件的极化电场，提升二维空穴气浓度，提高器件输出功率，另一方面，可以有效减弱电离杂质散射和刻蚀损伤对沟道的影响，加快空穴迁移速率，提高器件工作速度。
附图说明
[0027]图1是现有GaN/AlGaN/GaN异质结的p沟道金属氧化物半导体场效应管结构图；
[0028]图2是本专利技术基于InN/AlGaN/GaN异质结的p沟道金属氧化物半导体场效应管结构图；
[0029]图3是本专利技术制作图2结构的p沟道金属氧化物半导体场效应管流程示意图。
具体实施方式
[0030]以下结合附图对本专利技术做进一步详细说明。
[0031]参照图2，本专利技术的器件结构包括：衬底1、GaN缓冲层2、AlGaN势垒层3、InN沟道层4、p型InN层5、栅介质层6、源极7、漏极8、栅极9。其中：
[0032]所述衬底1，采用<111>晶向的Si衬底或c面蓝宝石衬底；
[0033]所述GaN缓冲层2，位于衬底1之上，其厚度为4000
‑
5000nm；
[0034]所述AlGaN势垒层3，位于GaN缓冲层2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于InN/AlGaN/GaN异质结的p沟道金属氧化物半导体场效应管，自下而上包括：衬底层(1)、GaN缓冲层(2)、AlGaN势垒层(3)、p型层(5)、栅介质层(6)，该栅介质层左右两端分别设有源极(7)和漏极(8)，中间刻蚀有栅凹槽，凹槽处设有栅极(9)，其特征在于：所述的p型层(5)采用InN材料，以提升空穴迁移率；所述的栅介质层(6)，采用SiO2材料，以减小栅极漏电；所述的AlGaN势垒层(3)与p型层(5)之间增设有未掺杂的InN沟道层(4)，以提升二维空穴气浓度和空穴迁移率。2.根据权利要求1所述的晶体管，其特征在于：所述的衬底层(1)使用<111>晶向的Si衬底或c面蓝宝石衬底。3.根据权利要求1所述的晶体管，其特征在于：所述的InN沟道层(4)，其厚度为20
‑
30nm；所述的p型InN层(5)，其厚度为60
‑
70nm，掺杂浓度为2
×
10
19
cm
‑3‑4×
10
19
cm
‑3；所述的SiO2栅介质层(6)，其厚度为5
‑
10nm。4.根据权利要求1所述的晶体管，其特征在于：所述的GaN缓冲层(2)，其厚度为4000
‑
5000nm；所述的AlGaN势垒层(3)，其厚度为20
‑
30nm，Al组分为0.2
‑
0.3；所述的源极(7)和漏极(8)，其厚度均为25
‑
40nm；所述的栅极(9)，其厚度为70
‑
100nm。5.一种基于InN/AlGaN/GaN异质结的p沟道金属氧化物半导体场效应管制作方法，其特征在于，包括如下步骤：1)对衬底(1)进行清洗和烘干；2)在烘干后的衬底上采用MOCVD工艺生长厚度为4000
‑
5000nm的GaN缓冲层(2)；3)在GaN缓冲层(2)上采用MOCVD工艺生长厚度为20
‑
30nm的AlGaN势垒层(3)，Al组分的调整范围为0.2
‑
0.3；4)在AlGaN势垒层(3)上采用MOCVD工艺生长厚度为20
‑
30nm的InN沟道层(4)；5)在InN沟道层(4)上采用MOCVD工艺生长厚度为60
‑
70nm的p型InN层(5)，掺杂元素是Mg，掺杂浓度为2
×
10
19
cm
‑3～4
×
10
19
cm
‑3；6)使用低功率等离子体蚀刻工艺，在p型InN层(5)中央刻蚀深度为40
‑
50nm的栅凹槽；7)在p型InN层(5)上左右两侧使用电子束蒸发技术蒸发钛、铝、镍、金混合金属，沉积厚度均为25
‑
40nm的源极(7)和漏极(8)；8)采用MOCVD工艺在p型InN层(5)的凹槽上生长厚度为5
‑
10n...

【专利技术属性】
技术研发人员：许晟瑞，徐爽，刘旭，王心灏，卢颢，张涛，张雅超，薛军帅，张进成，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：