功率半导体结构及其制造方法技术

本发明专利技术提供了一种功率半导体结构的制造方法，包括：提供具有第一导电类型的半导体衬底；依次在所半导体述衬底内形成沟槽，位于沟槽的边缘和所述沟槽的底部的栅极氧化层，以及填充沟槽的介质层；依次在所半导体衬底上形成基区、源区及绝缘层；形成穿过所述绝缘层和所述源区且到达所述基区的接触孔，所述接触孔的底部形成有孔槽，所述接触孔的一侧自对准一栅极氧化层的边界，所述接触孔的另一侧与相邻的栅极氧化层保持设定间距；在所述孔槽下方形成具有第二导电类型的重掺杂区，该方法能够改善该类器件的可制造性和一致性。该类器件的可制造性和一致性。该类器件的可制造性和一致性。

【技术实现步骤摘要】
功率半导体结构及其制造方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种功率半导体结构及其制造方法。

技术介绍

[0002]随着功率半导体技术的升级，其核心元胞区域单位面积电流密度越来越高，内部的元胞结构也发生着显著的变化，栅极由早期的平面栅极演变成沟槽栅极，且沟槽单元间距(Cell Pitch)已缩小到微米级，随着沟槽单元间距持续缩小到2.0um以下时，沟槽之间有源区上的接触孔的设计和工艺就面临着挑战。
[0003]功率半导体为了确保强劲的抗栓锁或反偏安全工作区(safe operating area，SOA)能力，需要最大程度的降低基区电阻，而这通常是通过接触孔后面的大剂量注入掺杂来实现的。当沟槽单元间距较小时，接触孔到沟槽和沟道之间的距离较小，稍许的接触孔左右对准偏差，之后的大剂量注入工艺步骤都会影响到沟道区域的掺杂以及整体器件特性，对器件的一致性，可重复性和可制造性提出了挑战。
[0004]因此，亟需提供一种新型的功率半导体接触孔结构的设计方案和制造方法，以改善该类器件的可制造性和一致性。

技术实现思路

[0005]本专利技术的目的在于提供一种功率半导体结构及其制造方法，用以改善该类器件的可制造性和一致性。
[0006]为实现上述目的，本专利技术提供一种功率半导体结构的制造方法，包括：提供具有第一导电类型的半导体衬底；依次在所述半导体衬底内形成沟槽，位于沟槽的边缘和所述沟槽的底部的栅极氧化层，以及填充沟槽的介质层；依次在所述半导体衬底上形成基区、源区及绝缘层；形成穿过所述绝缘层和所述源区且到达所述基区的接触孔，所述接触孔的底部形成有孔槽，所述接触孔的一侧自对准一栅极氧化层的边界，所述接触孔的另一侧与相邻的栅极氧化层保持设定间距；在所述孔槽下方形成具有第二导电类型的重掺杂区。
[0007]本专利技术提供的功率半导体结构的制造方法的有益效果在于：通过上述制造方法可以针对非全沟道器件，利用非沟道侧的栅极氧化层作为边界形成接触孔的自对准，从而降低工艺复杂度，降低对高端高精度光刻机的需求，从而降低生产成本，以改善该类器件的可制造性和一致性。
[0008]可选地，依次在所述半导体衬底内形成沟槽，位于沟槽的边缘和所述沟槽的底部的栅极氧化层，以及填充沟槽的介质层，包括：
[0009]刻蚀所述半导体衬底，形成位于所述半导体衬底内的沟槽；在所述沟槽的边缘和所述沟槽的底部形成栅极氧化层；在所述沟槽内填充介质，形成介质层。
[0010]可选地，依次在所述半导体衬底上形成基区、源区及绝缘层，包括：
[0011]通过离子注入，在所述半导体衬底上形成基区，所述基区位于所述半导体衬底上的所述相邻的沟槽之间且具有第二导电类型；通过离子注入，在所述相邻的沟槽之间形成
源区，所述源区位于所述半导体衬底上的所述相邻的沟槽之间且具有高掺杂浓度的第一导电类型；在所述基区和所述源区上形成覆盖所述基区和所述源区的绝缘层。
[0012]可选地，形成穿过所述绝缘层和所述源区且到达所述基区的接触孔，所述接触孔的底部形成有孔槽，所述接触孔的一侧自对准一栅极氧化层的边界，所述接触孔的另一侧与相邻的栅极氧化层保持设定间距，包括：
[0013]涂覆光刻胶，以一栅极氧化层为一边界，刻蚀出设定大小的窗口，所述接触孔的另一侧与相邻的栅极氧化层保持设定间距；基于所述窗口刻蚀形成倒梯形沟槽；进一步刻蚀，使得该沟槽的底部形成略穿过绝缘层和源区且到达体区的孔槽。
[0014]可选地，所述沟槽为U型沟槽。
[0015]可选地，所述接触孔为倒梯形。
[0016]可选地，所述设定间距能够根据实际需要调整。
[0017]可选地，所述绝缘层的材料包括二氧化硅。
[0018]可选地，所述接触孔填充有导电物质。
[0019]第二方面，本专利技术实施例还提供一种功率半导体结构，其特征在于，包括：
[0020]半导体衬底；
[0021]位于所述半导体衬底内的沟槽，所述沟槽的边缘和所述沟槽的底部设有栅极氧化层，以及所述沟槽内填充有介质层；
[0022]依次位于所述半导体衬底上的基区、源区及绝缘层；
[0023]贯穿所述绝缘层和所述源区且到达所述基区的接触孔，所述接触孔的底部形成有孔槽，所述接触孔的一侧自对准一栅极氧化层的边界，所述接触孔的另一侧与与相邻的栅极氧化层保持设定间距；
[0024]位于所述孔槽下方的具有第二导电类型的重掺杂区。
[0025]本专利技术提供的功率半导体结构的有益效果在于：器件一致性好，可重复性和可制造性较好。
附图说明
[0026]图1为本专利技术提供的一种功率半导体结构的示意图；
[0027]图2为本专利技术一些实施例的功率半导体结构的制造方法的示意图；
[0028]图3A至图3I为本专利技术又一些实施例的中间结构的剖面示意图。
具体实施方式
[0029]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本专利技术所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
[0030]目前在功率半导体器件的制造过程中，为了提升接触孔对准精度，通用的改进做
法有两类。第一类方案是采用更高端的光刻机，以保证对准的精度以及较小的接触孔尺寸来增大接触孔到沟道的间距，由于使用高端设备和工艺成本相对较高，另外接触孔尺寸较小进而形成接触孔后的高剂量掺杂相对较少以及对基区电阻的降低程度有限。第二类方案是采用自对准接触孔消除对准偏差，并通过高温热氧化在沟槽顶部形成氧化层的“鸟嘴”状结构，借助于氧化层和硅的高选择比，在形成接触孔的刻蚀过程中形成沿着氧化层边界的接触孔和孔槽，但由于工艺相对复杂且“鸟嘴”尺寸有限，接触孔到沟道的距离增大的幅度并不显著。
[0031]为此，本专利技术实施例提出了一种新型的功率半导体结构及其制造方法，针对非全沟道的功率半导体，实现利用非全沟道侧的栅极氧化层作为边界形成接触孔的自对准，这样可以将接触孔横向平移,可增大接触孔的同时还可以拉大接触孔到另一侧栅极氧化层和沟道的距离,从而降低功率半导体结构制造工艺复杂度，降低对高端高精度光刻机的需求，从而降低生产成本。
[0032]下面结合附图和具体实施例，对本专利技术功率半导体结构的实施方式作进一步说明。
[0033]在本专利技术功率半导体结构的一种具体实施例中，参考图1，功率半导体结构可包括：具有第一导电类型的半导体衬底100；位于所述半导体衬底100内的沟槽201，所述沟槽201的边缘和所述沟槽201的底部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率半导体结构的制造方法，其特征在于，包括：提供具有第一导电类型的半导体衬底；依次在所述半导体衬底内形成沟槽，位于沟槽的边缘和所述沟槽的底部的栅极氧化层，以及填充沟槽的介质层；依次在所述半导体衬底上形成基区、源区及绝缘层；形成穿过所述绝缘层和所述源区且到达所述基区的接触孔，所述接触孔的底部形成有孔槽，所述接触孔的一侧自对准一栅极氧化层的边界，所述接触孔的另一侧与相邻的栅极氧化层保持设定间距；在所述孔槽下方形成具有第二导电类型的重掺杂区。2.根据权利要求1所述的方法，其特征在于，依次在所述半导体衬底内形成沟槽，位于沟槽的边缘和所述沟槽的底部的栅极氧化层，以及填充沟槽的介质层，包括：刻蚀所述半导体衬底，形成位于所述半导体衬底内的沟槽；在所述沟槽的边缘和所述沟槽的底部形成栅极氧化层；在所述沟槽内填充介质，形成介质层。3.根据权利要求2所述的方法，其特征在于，依次在所述半导体衬底上形成基区、源区及绝缘层，包括：通过离子注入，在所述半导体衬底上形成基区，所述基区位于所述半导体衬底上的所述相邻的沟槽之间且具有第二导电类型；通过离子注入，在所述相邻的沟槽之间形成源区，所述源区位于所述半导体衬底上的所述相邻的沟槽之间且具有高掺杂浓度的第一导电类型；在所述基区和所述源区上形成覆盖所述基区和所述源区的绝缘层。4.根据权利要求1所述的方法，其特征在于，形成穿过所述绝缘层和...

【专利技术属性】
技术研发人员：赵燕，
申请(专利权)人：聚芯半导体科技深圳有限公司，
类型：发明
国别省市：