基于SOCFPGA的CELL面板点灯信号产生系统技术方案

本发明专利技术公开了基于SOC FPGA的CELL面板点灯信号产生系统，包括上位机、SOC FPGA模块、波形数据处理模块，所述上位机将测试模组文件发送到SOCFPGA模块得到波形数据，所述波形数据处理模块将波形数据转换为高功率CELL面板点灯测试信号，本发明专利技术可以实现模拟小信号波形的功率放大，直接驱动CELL面板以实现点灯测试。直接驱动CELL面板以实现点灯测试。直接驱动CELL面板以实现点灯测试。

【技术实现步骤摘要】
基于SOC FPGA的CELL面板点灯信号产生系统

：
[0001]本专利技术涉及CELL面板点灯测试领域，具体为基于SOC FPGA的CELL面板点灯信号产生系统。

技术介绍
：
[0002]目前随着液晶显示面板和OLED显示面板的分辨率﹑刷新率和尺寸的不断提升，各大面板厂对CELL面板点灯测试设备的技术需求也越来越高，目前市面上已经存在的技术方案无论在其输出信号通道数﹑输出信号压摆率和输出信号复杂程度上均已经无法满足面板厂的使用需求。
[0003]目前行业中经常用到的技术方案一般分为如下两种：
[0004]方案1：MCU+FPGA+DAC+模拟开关+PA，此类方案的缺陷主要集中在三个方面。一是测试模组文件更新速度慢，由于MCU的硬件资源非常有限，其对外通讯接口和并行数据总线接口的数据吞吐速率较低，同样大小的测试模组文件往往需要更长的时间才能完成下载﹑更新；二是输出信号阶数少，由于MCU硬件资源的匮乏和模拟输出端设计的先天缺陷，每个信号输出通道往往只能输出2～4阶波形，无法满足LTPS类和IGZO类面板的测试需求；三是信号输出通道少，因为更多的信号输出通道就意味着更大的波形数据传输量，这是MCU+FPGA这种低速传输方案无法满足的。
[0005]方案2：ARM+FPGA+DAC+PA，此类方案的缺陷主要集中在三个方面。
[0006]一是切图速度和参数调节速度慢，由于ARM和FPGA之间的并行数据总线接口的传输速率有限，在执行大数据量切图和实时参数调节时需要更多的时间才能完成数据传输；二是信号输出通道数有限，方案2较方案1虽然能够输出更多通道的信号，但是其通道数上限还是受限于FPGA的I/O数量和内存大小，难以满足大尺寸﹑高分辨率CELL面板的检测需求；三是信号输出压摆率低，DAC+PA的方案容易受到DAC信号输出速率和PA压摆率的限制，难以完全满足LTPS类面板的检测需求。

技术实现思路
：
[0007]针对现有技术存在的不足，本专利技术提供了基于SOC FPGA的CELL面板点灯信号产生系统，可以实现模拟小信号波形的功率放大，直接驱动CELL面板以实现点灯测试。
[0008]为实现上述目的，本专利技术提供如下技术方案：
[0009]基于SOC FPGA的CELL面板点灯信号产生系统，包括上位机、SOC FPGA模块、波形数据处理模块，所述上位机将测试模组文件发送到SOC FPGA模块得到波形数据，所述波形数据处理模块将波形数据转换为高功率CELL面板点灯测试信号；
[0010]作为本专利技术进一步的方案，所述波形数据处理模块包括通道扩展FPGA﹑高速DAC和高速PA，所述通道扩展FPGA用于波形数据串并转换和分时复用，所述高速DAC用于输出波形数据的数模转换，所述高速PA用于模拟小信号波形的功率放大，驱动CELL面板以实现点灯测试。
[0011]作为本专利技术进一步的方案，所述SOC FPGA模块包括ARM处理器﹑AXI总线﹑FPGA﹑FLASH静态存储器和DDR内存，所述上位机通过千兆以太网将配置好的测试模组文件下发到ARM处理器中，ARM处理器将接收到的测试模组文件转存到外挂的FLASH静态存储器中，以及将波形相关数据从FLASH静态存储器中的测试模组文件中取出，按照波形数据格式将其转换为波形数据后转存到外挂的DDR内存中，ARM处理器通过AXI总线将DDR内存中的波形数据发送给FPGA。
[0012]作为本专利技术进一步的方案，所述FPGA将接收到的波形数据串化之后通过LVDS总线将其发送给通道扩展FPGA。
[0013]作为本专利技术进一步的方案，所述通道扩展FPGA将从LVDS总线上接收到的串行波形数据转换为并行数据，将其发送到内部的分时复用端口，然后将并行的波形数据通过分时复用逻辑单元将其转换为多通道并行数字波形信号打给高速DAC。
[0014]作为本专利技术进一步的方案，所述高速DAC和运算放大器电路将FPGA发送过来的并行数字波形信号转换为电压型模拟小信号波形，然后发送到下一级的高速PA单元。
[0015]作为本专利技术进一步的方案，所述波形数据处理模块包括若干个并行的高速DAC和若干个并行的高速PA。
[0016]在本专利技术中，所述高速DAC包括高速DAC芯片和运算放大器电路构成，所述高速PA包括高速﹑高功率放大器电路，所述高速﹑高功率放大器电路将高速DAC打过来的电压型模拟小信号波形进行功率放大后输出给CELL面板用于点灯测试。
[0017]进一步优选，所述上位机还用于信号开关电切图，以及实时参数调节的测试流程控制。所述上位机对测试模组文件配置包括配置产品文件、配置测试文件、配置波形文件。
[0018]本专利技术具有以下有益效果：
[0019]1、本专利技术系统包含SOC FPGA﹑通道扩展FPGA﹑高速DAC﹑高速PA等四大功能部件。其中SOC FPGA功能部件内部集成ARM处理器﹑AXI总线﹑FPGA﹑FLASH静态存储器﹑DDR内存﹑千兆以太网等功能单元，主要实现与上位机通讯﹑系统控制﹑测试模组文件转存﹑波形数据生成﹑波形数据传输﹑波形数据串化转发等核心功能；通道扩展FPGA功能部件由单纯的FPGA芯片构成，主要实现波形数据串并转换和分时复用；高速DAC功能部件由高速DAC芯片和运算放大器电路构成，主要实现输出波形的数模转换，直接输出模拟小信号波形；高速PA主要由高速﹑高功率放大器电路构成，主要实现模拟小信号波形的功率放大，直接驱动CELL面板以实现点灯测试；
[0020]2、本专利技术系统切图速度和实时参数调节速度快，由于SOC FPGA具备内部AXI高速互联总线，在执行切图和实时参数调节时能够使用相比其他方案更短的时间将更新后的波形数据打给下一级的FPGA以刷新输出的波形；
[0021]3、本专利技术系统输出波形阶数多，由于SOC FPGA上的ARM处理器外挂了大容量的DDR，配合内部AXI高速互联总线和每通道独立DAC，因而可以使其存储并且输出电压阶数更多的复杂波形用以实现LTPS和IGZO类CELL面板的点灯测试。
[0022]4、本专利技术采用输出通道数多，由于使用了通道扩展FPGA，配合此FPGA内部的分时复用逻辑电路，因而可以使本方案较现有其他方案多输出2倍到3倍的信号通道，满足了大尺寸﹑高分辨率CELL面板的点灯测试需求。
[0023]5、本专利技术的信号输出压摆率高，由于使用了高速DAC+高速PA的模拟末端设方案，
高速﹑高精度DAC配合的高速功率放大器，因而可以使本方案较现有其他方案输出压摆率更高的信号。
[0024]为更清楚地阐述本专利技术的结构特征和功效，下面结合附图与具体实施例来对本专利技术进行详细说明。
附图说明：
[0025]图1是本专利技术提供的基于SOC FPGA的CELL面板点灯信号产生系统的模块示意图。
具体实施方式：
[0026]下面将结合附图和有关知识对本专利技术作出进一步的说明，进行清楚、完整地描述，显然，所描述的应用仅仅是本专利技术的一部分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于SOC FPGA的CELL面板点灯信号产生系统，其特征在于，包括上位机、SOC FPGA模块、波形数据处理模块，所述上位机将测试模组文件发送到SOC FPGA模块得到波形数据，所述波形数据处理模块将波形数据转换为高功率CELL面板点灯测试信号。2.如权利要求1的基于SOC FPGA的CELL面板点灯信号产生系统，其特征在于，所述波形数据处理模块包括通道扩展FPGA﹑高速DAC和高速PA，所述通道扩展FPGA用于波形数据串并转换和分时复用，所述高速DAC用于输出波形数据的数模转换，所述高速PA用于模拟小信号波形的功率放大，驱动CELL面板以实现点灯测试。3.如权利要求2的基于SOC FPGA的CELL面板点灯信号产生系统，其特征在于，所述SOC FPGA模块包括ARM处理器﹑AXI总线﹑FPGA﹑FLASH静态存储器和DDR内存，所述上位机通过千兆以太网将配置好的测试模组文件下发到ARM处理器中，ARM处理器将接收到的测试模组文件转存到外挂的FLASH静态存储器中，以及将波形相关数据从FLASH静态存储器中的测试模组文件中取出，按照波形数据格式将其转换为波形数据后转存到外挂的DDR内存中，ARM处理器通过AXI总线将DDR内存中的波形数据发送给FPGA。4.如权利要求3的基于SOC FPGA的CELL面板点灯信号产生系统，其特征在于，所述FPGA将接收到的波形数据串化之后通过LVDS总线将其发送给通道扩展FPGA。...

【专利技术属性】
技术研发人员：夏少俊，童一山，胡琨，赵勇，汤韬略，
申请(专利权)人：武汉帆茂电子科技有限公司，
类型：发明
国别省市：