基于FPGA的时间间隔精密测量方法和系统技术方案

本申请涉及时间间隔测量技术领域的一种基于FPGA的时间间隔精密测量方法和系统。所述方法包括：采用并联的多个基于FPGA延时链的时间间隔测量模块对预设的同源输入信号进行测量，得到每条延时链的测量结果；每条延时链的测量结果包括的数据量的数量相同；根据每条延时链的测量结果计算每条延时链的标准差；根据所有条延时链的标准差，确定每条延时链的权值；将待测时间起始信号和待测时间终止信号采用多个基于FPGA延时链的时间间隔测量模块进行测量，得到多条延时链的时间间隔测量结果；根据多条延时链的时间间隔测量结果和对应的延时链权值进行加权求和，得到时间间隔测量结果。采用本方法可以提高时间间隔测量的测量精度。度。度。

【技术实现步骤摘要】
基于FPGA的时间间隔精密测量方法和系统


[0001]本申请涉及时间间隔测量
，特别是涉及一种基于FPGA的时间间隔精密测量方法和系统。

技术介绍

[0002]高精度的时间间隔测量技术广泛应用于卫星导航、雷达定位、激光测距、核物理探测和时频测量等领域。时间间隔测量技术一般是用来测量两个或多个物理事件相继发生的时间间隔，同时把测量得到的时间间隔转换成相应的数字，因此这种技术也被称为时间数字转换技术(TimetoDigitalConversion，TDC)。
[0003]由于单条延时链精度不足，并且FPGA内部延时电路的和逻辑布局布线的差异性，每条延时链的特性都有所不同，因此采用单条延时链的测量方法，或者采用多条延时链取平均的算法，其测量精度都不能满足测量精度的需求。

技术实现思路

[0004]基于此，有必要针对上述技术问题，提供一种基于FPGA的时间间隔精密测量方法和系统。
[0005]一种基于FPGA的时间间隔精密测量方法，所述方法包括：
[0006]采用并联的多个基于FPGA延时链的时间间隔测量模块对预设的同源输入信号进行测量，得到每条延时链的测量结果；每条延时链的测量结果包括的数据量的数量相同。
[0007]根据每条延时链的测量结果计算每条延时链的标准差。
[0008]根据所有条延时链的标准差，确定每条延时链的权值；所有延时链的权值之和为1。
[0009]将待测起始时间信号和待测终止时间信号采用多个所述基于FPGA延时链的时间间隔测量模块进行测量，得到多条延时链的时间间隔测量结果。
[0010]根据多条延时链的时间间隔测量结果和对应的延时链权值进行加权求和，得到时间间隔测量结果。
[0011]在其中一个实施例中，所有延时链的权值之和为1。
[0012]根据所有条延时链的标准差，确定每条延时链的权值，包括：
[0013]计算每条延时链的标准差的倒数，并将每条延时链的标准差的倒数进行求和，得到标准差倒数之和。
[0014]将每条延时链的标准差的倒数与所述标准差倒数之商，得到每条延时链的权值。
[0015]在其中一个实施例中，采用并联的多个基于FPGA延时链的时间间隔测量模块对预设的同源输入信号进行测量，得到每条延时链的测量结果，步骤中所述预设的同源输入信号为同源1pps信号。
[0016]在其中一个实施例中，基于FPGA延时链的时间间隔测量模块包括：粗计数器、基于延时链的细计数单元、数据处理单元，基于FPGA延时链的时间间隔测量模块的数量为N；N为
大于1的整数。
[0017]将待测起始时间信号和待测终止时间信号采用多个所述基于FPGA延时链的时间间隔测量模块进行测量，得到多条延时链的时间间隔测量结果，包括：
[0018]将待测起始时间信号和待测终止时间信号分别同时输入到第一个基于FPGA延时链的时间间隔测量模块的所述粗计数器中采用直接计数法，得到起始粗计数值和终止粗计数值。
[0019]将待测起始时间信号和待测终止时间信号分别同时输入到第一个基于FPGA延时链的时间间隔测量模块的所述基于延时链的细计数单元，得到起始细计数值和终止细计数值。
[0020]将所述起始粗计数值、所述终止粗计数值、所述起始细计数值和所述终止细计数值输入到第一个基于FPGA延时链的时间间隔测量模块的数据处理单元，得到第一条延时链的时间间隔测量结果。
[0021]将待测起始时间信号和待测终止时间信号分别同时输入到其余N
‑
1个基于FPGA延时链的时间间隔测量模块中，得到其他N
‑
1条延时链的时间间隔测量结果。
[0022]在其中一个实施例中，基于延时链的细计数单元包括选择器、延时链，编码器，校准时钟生成器、频率计数器、校准控制器以及查找表；所述查找表用于存放校准过程中通过温度和电压计算的细计数值。
[0023]将待测起始时间信号和待测终止时间信号分别同时输入到第一个基于FPGA延时链的时间间隔测量模块的所述基于延时链的细计数单元，得到起始细计数值和终止细计数值，包括：
[0024]将校准信号和通道信号输入到选择器中，在校准过程中，则选择器输出校准信号，在测量过程中，则选择器输出通道信号；通道信号包括待测起始时间信号和待测终止时间信号；
[0025]当选择器输出为通道信号时：
[0026]将待测起始时间信号采用延时链进行传递，输出类似温度计码的信号码；将所述信号码通过编码器采用折半查找法进行编码，得到二进制码；
[0027]在校准时钟生成器中采用环形振荡器得到校准时钟，通过频率计数器在所述校准时钟的驱动下进行加1计数，并将计数值输出至校准控制器中，并根据校准控制器的输出与所述二进制码在所述查找表中进行查找，得到起始细计数；
[0028]将待测终止时间信号输入到基于延时链的细计数单元，得到终止细计数值；
[0029]当选择器输出为校准信号时，则利用校准信号对基于延时链的细计数单元进行校准。
[0030]在其中一个实施例中，所述折半查找法具体步骤包括：
[0031]查找信号码的中间为是否为1。
[0032]若为1，则跳变点在高位数据部分，并对高位数据部分的中间位进行递归查找；若为0，则跳变点在低位数据部分，并对低位数据部分的中间位进行递归查找；依此类推，直至查到0到1的跳变点，并将该位数据信息以二进制形式表示，得到二进制码。
[0033]一种基于FPGA的时间间隔精密测量系统，所述系统用于采用权上述的基于FPGA的时间间隔精密测量方法实现时间间隔测量；所述系统包括：多个基于FPGA延时链的时间间
隔测量模块，数据加权处理模块。
[0034]多个所述基于FPGA延时链的时间间隔测量模块用于测量同源的待测起始时间信号和同源的待测终止时间信号的时间间隔，得到每条延时链的测量结果。
[0035]所述数据加权处理模块包括：延时链权值确定模块和加权处理模块，所述延时链权值确定模块，用于根据获取的并联的多个基于FPGA延时链的时间间隔测量模块对预设的同源输入信号的测量结果，采用标准差计算方法，得到每条延时链的标准差，并根据所有条延时链的标准差确定延时链权值。
[0036]所述加权处理模块，用于根据每条延时链的测量结果及对应的延时链权值进行加权求和，得到时间间隔测量结果。
[0037]在其中一个实施例中，所述延时链权值确定模块，还用于计算每条延时链的标准差的倒数，并将每条延时链的标准差的倒数进行求和，得到标准差倒数之和；将每条延时链的标准差的倒数与所述标准差倒数之商，得到每条延时链的权值。
[0038]在其中一个实施例中，所述基于FPGA延时链的时间间隔测量模块包括：粗计数器、基于延时链的细计数单元、数据处理单元，基于FPGA延时链的时间间隔测量模块的数量为N；N为大于1的整数。
[0039]所述粗计数器，用于采用直接计数法，对待测起始时间信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的时间间隔精密测量方法，其特征在于，所述方法包括：采用并联的多个基于FPGA延时链的时间间隔测量模块对预设的同源输入信号进行测量，得到每条延时链的测量结果；每条延时链的测量结果包括的数据量的数量相同；根据每条延时链的测量结果计算每条延时链的标准差；根据所有条延时链的标准差，确定每条延时链的权值；所有延时链的权值之和为1；将待测起始时间信号和待测终止时间信号采用多个所述基于FPGA延时链的时间间隔测量模块进行测量，得到多条延时链的时间间隔测量结果；根据多条延时链的时间间隔测量结果和对应的延时链权值进行加权求和，得到时间间隔测量结果。2.根据权利要求1所述的方法，其特征在于，所有延时链的权值之和为1；根据所有条延时链的标准差，确定每条延时链的权值，包括：计算每条延时链的标准差的倒数，并将每条延时链的标准差的倒数进行求和，得到标准差倒数之和；将每条延时链的标准差的倒数与所述标准差倒数之商，得到每条延时链的权值。3.根据权利要求1所述的方法，其特征在于，采用并联的多个基于FPGA延时链的时间间隔测量模块对预设的同源输入信号进行测量，得到每条延时链的测量结果，步骤中所述预设的同源输入信号为同源1pps信号。4.根据权利要求1所述的方法，其特征在于，基于FPGA延时链的时间间隔测量模块包括：粗计数器、基于延时链的细计数单元、数据处理单元，基于FPGA延时链的时间间隔测量模块的数量为N；N为大于1的整数；将待测起始时间信号和待测终止时间信号采用多个所述基于FPGA延时链的时间间隔测量模块进行测量，得到多条延时链的时间间隔测量结果，包括：将待测起始时间信号和待测终止时间信号分别同时输入到第一个基于FPGA延时链的时间间隔测量模块的所述粗计数器中采用直接计数法，得到起始粗计数值和终止粗计数值；将待测起始时间信号和待测终止时间信号分别同时输入到第一个基于FPGA延时链的时间间隔测量模块的所述基于延时链的细计数单元，得到起始细计数值和终止细计数值；将所述起始粗计数值、所述终止粗计数值、所述起始细计数值和所述终止细计数值输入到第一个基于FPGA延时链的时间间隔测量模块的数据处理单元，得到第一条延时链的时间间隔测量结果；将待测起始时间信号和待测终止时间信号分别同时输入到其余N
‑
1个基于FPGA延时链的时间间隔测量模块中，得到其他N
‑
1条延时链的时间间隔测量结果。5.根据权利要求4所述的方法，其特征在于，基于延时链的细计数单元包括选择器、延时链，编码器，校准时钟生成器、频率计数器、校准控制器以及查找表；所述查找表用于存放校准过程中通过温度和电压计算的细计数值；将待测起始时间信号和待测终止时间信号分别同时输入到第一个基于FPGA延时链的时间间隔测量模块的所述基于延时链的细计数单元，得到起始细计数值和终止细计数值，包括：将校准信号和通道信号输入到选择器中，在校准过程中，则选择器输出校准信号，在测
量过程中，则选择器输出通道信号；通道信号包括待测起始时间信号和待测终止时间信号；当选择器输出为通道信号时：将待测起始时间信号采用...

【专利技术属性】
技术研发人员：邓黠，熊跃军，陈旭，刘阳琦，李大志，岳冬梅，叶俊华，
申请(专利权)人：星汉时空科技北京有限公司，
类型：发明
国别省市：