一种高速采样全数字化频率稳定度的测试设备及方法技术

本发明专利技术公开了一种高速采样全数字化频率稳定度的测试设备及方法，包括阻抗匹配模块、信号采集模块、数据实时处理模块和相位差及频率稳定度计算模块；包括以下步骤：A、阻抗匹配：两路输入信号经过与采集电路的阻抗匹配，转化为适合的幅度，然后被高速采集电路转化为数字信号；B、高速数据采集；C、数据实时处理；D、相位差及频率稳定度计算。该高速采样全数字化频率稳定度的测试设备及方法，不仅达到最小计算资源占用下的实时处理，并给上位机处理提供信息完整且数据量小的等效频率数据，而且通过改进计算流程，达到快速且高精度计算相位差及频率稳定度的目的。

A test equipment and method of high speed sampling full digital frequency stability

【技术实现步骤摘要】
一种高速采样全数字化频率稳定度的测试设备及方法
本专利技术涉及时间频率检测
，具体为一种高速采样全数字化频率稳定度的测试设备及方法。
技术介绍
现有技术中，频率稳定度的测试原理是用一路参考频率信号与一路被测频率信号进行相位比对，在两路信号标称频率值相同的情况下，通过测量两者之间的相位变化，进而检测被测信号相对于参考信号的(一般以阿伦方差为表征的)频率稳定度。常用的频率稳定度测试方法有“比相法”、“多级频差倍增法”两种。其中，前者的缺陷在于鉴相器于输入电平过零点时存在“死区”，而消除“死区”的硬件代价较大，且效果不理想，同时在整流和放大环节会引入电噪声，使得设备的信噪比降低；后者的缺陷在于倍频器和混频器会引入噪声，倍频级数越高则噪声越大。
技术实现思路
(一)解决的技术问题针对现有技术的不足，本专利技术提供了一种高速采样全数字化频率稳定度的测试设备及方法，具备硬件简单、测量噪声低、可靠性好以及成本低廉的优点，以解决上述
技术介绍
中提出的问题。(二)技术方案为实现上述目的，本专利技术提供如下技术方案：一种高速采样全数字化频率稳定度的测试设备，包括阻抗匹配模块、信号采集模块、数据实时处理模块和相位差及频率稳定度计算模块。一种高速采样全数字化频率稳定度的测试方法，包括以下步骤：A、阻抗匹配：两路输入信号经过与采集电路的阻抗匹配，转化为适合的幅度，然后被高速采集电路转化为数字信号；B、高速数据采集：参考信号FR和FM(其标频为F0)被采样后分别与数据处理CPU内部产生的正弦数据FH(FH频率为F0-FD，FD为差频载波频率，一般远小于F0)相混频，也就是将数据相乘，再经过低通滤波器LP1后得到差频信号，其标频为FD；C、数据实时处理：①为降低发送到上位机的数据量，需对数据进行多级滤波-抽取，以将信号采样频率降低到后续CPU处理可接受的范围，②为防止信号含有带外成分使得采样混叠，每做一步选抽前均需对信号进行低通滤波，滤波器为LP2，最后将低采样码率的数据流发送至PC或其它CPU上位机进行后续处理；D、相位差及频率稳定度计算：①将正弦数据(即经过实时处理后的低码率信号数据)进行整段集中处理，计算出两路数据的相对相位差，②为进一步滤出除数据中的噪声，需对初步计算的相位数据进行低通滤波，③依次计算出两路数据的完整相位差数据、频率差以及相对频率稳定度。优选的，所述步骤C中信号采样的初始频率和后期频率分别为100M/S、1M/S，且参考信号和被测信号一般在FPGA或多核DSP上进行并行处理。优选的，所述步骤D-①的具体内容如下，两路数据分别与数据处理CPU内部产生的正弦数字信号进行混频，也就是将数据相乘，得到的数据经过低通滤波，保留0频率附近的低频成分，再采用反正弦的方法计算每路数据的相位，得到-π～π的相位数据，然后将此相位数据进行解缠，恢复相位中的直线倾斜成分，最后将两路信号的相位直线倾斜成分相减即可得到直线倾斜成分的相位差。优选的，所述步骤D-②的具体内容如下，由于相位的直线倾斜成分对应于一个固定的频率差，这部分数据成分对计算频率稳定度没有影响，所以在滤波之前应去除直线倾斜成分，得到残留相位数据，这有利于在降噪的同时保持相位数据的完整性；在滤波前对残留相位数据进行N倍选抽可以降低数据采样频率，减少滤波器的阶数，降低计算量；为适应不同测试对象，此处的滤波设计为可选带宽滤波，对于频率稳定度较差噪声范围较大的被测信号可选较高带宽的低通滤波器，对于频率稳定度较高噪声范围较小的被测信号可选较低带宽的低通滤波器；完成滤波后再计算相位数据，并将两路滤波相位数据相减得到滤波残留相位差。优选的，所述步骤D-③的具体内容如下，将直线倾斜成分相位差和滤波残留相位差求和即可计算出两路数据的完整相位差数据，再将相位差除以时间即可得到频率差，最后计算出两路信号的相对频率稳定度。(三)有益效果与现有技术相比，本专利技术提供了一种高速采样全数字化频率稳定度的测试设备及方法，具备以下有益效果：1、通过对采样数据进行实时处理，包括对采样频率数据的数字混频、前置带通滤波以及多级滤波-选抽流程，以达到最小计算资源占用下的实时处理，并给上位机处理提供信息完整且数据量小的等效频率数据；2、通过改进计算流程，包括对低码率数据的数字混频、低通滤波以及为降低计算量所设计的选抽-滤波流程，以达到快速且高精度计算相位差及频率稳定度的目的。附图说明图1为本专利技术系统流程示意图；图2为本专利技术实时处理流程示意图；图3为本专利技术计算流程示意图；图4为本专利技术相位解缠原理图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图1-4，本专利技术提供一种技术方案：一种高速采样全数字化频率稳定度的测试设备，包括阻抗匹配模块、信号采集模块、数据实时处理模块和相位差及频率稳定度计算模块。一种高速采样全数字化频率稳定度的测试方法，包括以下步骤：A、阻抗匹配：两路输入信号经过与采集电路的阻抗匹配，转化为适合的幅度，然后被高速采集电路转化为数字信号；B、高速数据采集：参考信号FR和FM(其标频为F0)被采样后分别与数据处理CPU内部产生的正弦数据FH(FH频率为F0-FD，FD为差频载波频率，一般远小于F0)相混频，也就是将数据相乘，再经过低通滤波器LP1后得到差频信号，其标频为FD；C、数据实时处理：①为降低发送到上位机的数据量，需对数据进行多级滤波-抽取，以将信号采样频率降低到后续CPU处理可接受的范围，②为防止信号含有带外成分使得采样混叠，每做一步选抽前均需对信号进行低通滤波，滤波器为LP2，最后将低采样码率的数据流发送至PC或其它CPU上位机进行后续处理；D、相位差及频率稳定度计算：①将正弦数据(即经过实时处理后的低码率信号数据)进行整段集中处理，计算出两路数据的相对相位差，②为进一步滤出除数据中的噪声，需对初步计算的相位数据进行低通滤波，③依次计算出两路数据的完整相位差数据、频率差以及相对频率稳定度。所述步骤C中信号采样的初始频率和后期频率分别为100M/S、1M/S，且参考信号和被测信号一般在FPGA或多核DSP上进行并行处理。所述步骤D-①的具体内容如下，两路数据分别与数据处理CPU内部产生的正弦数字信号进行混频，也就是将数据相乘，得到的数据经过低通滤波，保留0频率附近的低频成分，再采用反正弦的方法计算每路数据的相位，得到-π～π的相位数据，然后将此相位数据进行解缠，恢复相位中的直线倾斜成分，最后将两路信号的相位直线倾斜成分相减即可得到直线倾斜成分的相位差。所述步骤D-②的具本文档来自技高网...

【技术保护点】
1.一种高速采样全数字化频率稳定度的测试设备，其特征在于：包括阻抗匹配模块、信号采集模块、数据实时处理模块和相位差及频率稳定度计算模块。/n

【技术特征摘要】
1.一种高速采样全数字化频率稳定度的测试设备，其特征在于：包括阻抗匹配模块、信号采集模块、数据实时处理模块和相位差及频率稳定度计算模块。


2.根据权利要求1所述的一种高速采样全数字化频率稳定度的测试方法，其特征在于：包括以下步骤：
A、阻抗匹配：两路输入信号经过与采集电路的阻抗匹配，转化为适合的幅度，然后被高速采集电路转化为数字信号；
B、高速数据采集：参考信号FR和FM(其标频为F0)被采样后分别与数据处理CPU内部产生的正弦数据FH(FH频率为F0-FD，FD为差频载波频率，一般远小于F0)相混频，也就是将数据相乘，再经过低通滤波器LP1后得到差频信号，其标频为FD；
C、数据实时处理：①为降低发送到上位机的数据量，需对数据进行多级滤波-抽取，以将信号采样频率降低到后续CPU处理可接受的范围，②为防止信号含有带外成分使得采样混叠，每做一步选抽前均需对信号进行低通滤波，滤波器为LP2，最后将低采样码率的数据流发送至PC或其它CPU上位机进行后续处理；
D、相位差及频率稳定度计算：①将正弦数据(即经过实时处理后的低码率信号数据)进行整段集中处理，计算出两路数据的相对相位差，②为进一步滤出除数据中的噪声，需对初步计算的相位数据进行低通滤波，③依次计算出两路数据的完整相位差数据、频率差以及相对频率稳定度。


3.根据权利要求2所述的一种高速采样全数字化频率稳定度的测试方法，其特征在于：所述步骤C中信号采样的初始频率和后期频率分别为100M/S、1M/S，且参考信号和被测信号一般在FPGA或多核DSP上进行并行处...

【专利技术属性】
技术研发人员：刘阳琦，熊跃军，邓黠，胡晓军，
申请(专利权)人：星汉时空科技北京有限公司，
类型：发明
国别省市：北京;11