多条测量链路的首沿对齐方法、首沿对齐电路及系统技术方案

本发明专利技术提供了一种多条测量链路的首沿对齐方法、首沿对齐电路及系统，包括：获取待测量信号，并根据触发电平将待测量信号转换为多条测量链路；对目标测量链路同步进行首沿时刻测量，得到目标测量链路的首沿之间的时间差，并将时间差发送至上位机；根据上位机发送的首沿对齐调整指令进行目标测量链路的延时调整，得到调整后的目标测量链路；将调整后的目标测量链路作为目标测量链路，并返回执行对目标测量链路同步进行首沿时刻测量的步骤，直至目标测量链路的首沿对齐。本发明专利技术的多条测量链路的首沿对齐方法能够实现目标测量链路之间的首沿的高精度对齐，使得后续测量的时间参数更加准确。确。确。

【技术实现步骤摘要】
多条测量链路的首沿对齐方法、首沿对齐电路及系统


[0001]本专利技术涉及测量链路时间对齐的
，尤其是涉及一种多条测量链路的首沿对齐方法、首沿对齐电路及系统。

技术介绍

[0002]可编程逻辑电路的时间测量技术在测距、自动化测试设备(ATE)、飞行时间测量、正电子成像技术、激光、雷达、示波器等
有广泛的应用。例如，作为可编程逻辑电路的一种，FPGA内部的Carry(快速进位链)具有延迟时间稳定、排列布局整齐的特点，可以用于做最小的延时单元，采用快速进位链测量时间参数是高分辨率时间测量的常用技术。基于FPGA进位链的时间测量技术具有广泛的应用，采用快速进位链多测量链路同步测量技术可以实现复杂时间参数的测量，如高低电平时间、上升下降时间、沿到沿时间差等。
[0003]但是，可编程逻辑电路代码经过编译后，不同引脚之间有布线误差，进入不同引脚的测量链路的第一个上升沿之间就会产生一定的时间差，该时间差会影响后续时间参数的测量。目前，常常采用时序约束的技术对上述时间差加以控制，但是，时序约束控制只能控制时钟周期以外(一般为ns级)的时间本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多条测量链路的首沿对齐方法，其特征在于，应用于首沿对齐电路，包括：在进行触发电平的配置和测量模式的配置后，获取待测量信号，并根据所述触发电平将所述待测量信号转换为多条测量链路，其中，所述待测量信号至少为一组，当所述待测量信号为多组时，多组所述待测量信号的周期固定且同步；根据上位机发送的测量指令对目标测量链路同步进行首沿时刻测量，得到所述目标测量链路的首沿对应的触发时刻，其中，所述目标测量链路为所述多条测量链路中与所述测量模式对应的测量链路，且所述目标测量链路对应的触发电平相等；根据所述触发时刻计算所述目标测量链路的首沿之间的时间差，并将所述时间差发送至所述上位机，以使所述上位机根据所述时间差确定所述目标测量链路的首沿是否对齐，并在确定得到所述目标测量链路的首沿未对齐的情况下，向所述首沿对齐电路发送首沿对齐调整指令；根据所述上位机发送的首沿对齐调整指令进行所述目标测量链路的延时调整，得到调整后的目标测量链路；将所述调整后的目标测量链路作为所述目标测量链路，并返回执行对所述目标测量链路同步进行首沿时刻测量，得到所述目标测量链路的首沿对应的触发时刻，并根据所述触发时刻计算所述目标测量链路的首沿之间的时间差，将所述时间差发送至所述上位机的步骤，直至所述上位机根据所述时间差确定所述目标测量链路的首沿对齐。2.根据权利要求1所述的方法，其特征在于，在获取待测量信号之前，所述方法还包括：根据所述上位机发送的触发信号配置指令和测量模式配置指令进行触发电平的配置和测量模式的配置，其中，所述触发信号配置指令用于使所述目标测量链路对应的触发电平相等。3.根据权利要求1所述的方法，其特征在于，所述上位机根据所述时间差确定所述目标测量链路的首沿是否对齐，包括：若所述时间差为预设值或所述待测量信号的周期，则确定所述目标测量链路的首沿已对齐；若所述时间差不为所述预设值且不为所述待测量信号的周期，则确定所述目标测量链路的首沿未对齐。4.根据权利要求1所述的方法，其特征在于，所述首沿对齐电路中包含多个延迟调整单元，且每个所述延迟调整单元与一条测量链路对应，所述延迟调整单元中包括多个延时时间固定的延时子单元，向所述首沿对齐电路发送首沿对齐调整指令，所述方法包括：根据所述时间差和所述延时子单元的延时时间，确定所述目标测量链路需要调整的延时子单元的个数，进而得到所述首沿对齐调整指令，并向所述首沿对齐电路发送首沿对齐调整指令。5.根据权利要求4所述的方法，其特征在于，根据所述上位机发送的首沿对齐调整指令进行所述目标测量链路的延时调整，得到调整后的目标测量链路，包括：根据所述上位机发送的首沿对齐调整指令调整所述目标测量链路对应的延时子单元的个数，进而实现所述目标测量链路的...

【专利技术属性】
技术研发人员：徐炜，朱灿，郎晨晨，陈建明，于洪涛，
申请(专利权)人：杭州长川科技股份有限公司，
类型：发明
国别省市：