本发明专利技术涉及一种通信系统设备内部延时补偿方法及装置，方法包括步骤：对时钟盘的输出时钟进行数字化并获取基于基准时钟源的第一数字时间戳并将所述第一数字时间戳发送线路盘；对线路盘输出时钟的反馈时钟进行数字化并获取基于基准时钟源的第二数字时间戳；基于所述第一数字时间戳和所述第二数字时间戳之间差值调整所述线路盘输出时钟以使所述线路盘输出时钟与所述时钟盘的输出时钟对齐。因此，基于本发明专利技术不需要在设备背板设计反馈环路，简化系统设计的同时降低对系统时钟走线的设计要求。要求。要求。
【技术实现步骤摘要】
一种通信系统设备内部延时补偿方法及装置
[0001]本专利技术涉及时钟同步
，特别涉及一种通信系统设备内部延时补偿方法及装置。
技术介绍
[0002]目前，在5G高精度时钟时间系统中，单节点设备延时可达5ns，因此，对设备内部进行延时补偿尤为重要，且延时补偿需考虑静态时的延时补偿以及随时间和温度而产生的动态补偿。
[0003]相关技术中提供的延时补偿方式通过线路盘向时钟盘环回一个反馈时钟，在时钟上进行延时测量，然后对设备延时进行补偿。该方式对系统设计时要求背板设计反馈环路，且对反馈环路的收/发路径要求严格一致，相位对齐，导致系统时钟走线设计较为复杂和严苛。
技术实现思路
[0004]本专利技术实施例提供一种通信系统设备内部延时补偿方法及装置，不需要在设备背板设计反馈环路，简化系统设计的同时降低对系统时钟走线的设计要求。
[0005]一方面，本专利技术实施例提供了一种通信系统设备内部延时补偿方法，其特征在于，其包括步骤：
[0006]对时钟盘的输出时钟进行数字化并获取基于基准时钟源的第一数字时间戳并将所述第一数字时间戳发送线路盘；
[0007]对线路盘输出时钟的反馈时钟进行数字化并获取基于基准时钟源的第二数字时间戳；
[0008]基于所述第一数字时间戳和所述第二数字时间戳之间差值调整所述线路盘输出时钟以使所述线路盘输出时钟与所述时钟盘的输出时钟对齐。
[0009]一些实施例中，所述时钟盘的输出时钟包括基于外部时源或自由振荡所产生的设备内部使用的系统时钟；
[0010]所述外部时源包括：卫星定位系统时钟、同步以太网时钟或通信协议规定的时钟。
[0011]一些实施例中，所述对时钟盘的输出时钟进行数字化并获取基于基准时钟源的第一数字时间戳，包括步骤：
[0012]基于所述基准时钟源对所述时钟盘的输出时钟的上升沿或下降沿位置信息进行采样得到第一本地时间戳信息；
[0013]在第一本地时间戳信息的基础上结合TDC测出的第二时间戳信息获取所述基于基准时钟源的第一数字时间戳。
[0014]一些实施例中，所述将所述第一数字时间戳发送线路盘发送的方式包括：
[0015]采用专用硬件线、总线发送或基于设备内部报文通道发送。
[0016]一些实施例中，所述基于所述第一数字时间戳和所述第二数字时间戳之间差值调
整所述线路盘输出时钟，包括步骤：
[0017]将所述差值经滤波后输入所述线路盘内置的数字振荡器获得用于控制所述数字振荡器的控制字；
[0018]基于所述控制字调整所述线路盘输出时钟。
[0019]另一方面，本专利技术实施例提供了一种通信系统设备内部延时补偿装置，其特征在于，其包括：
[0020]第一数字时间戳生成模块，其用于对时钟盘的输出时钟进行数字化并获取基于基准时钟源的第一数字时间戳并将所述第一数字时间戳发送线路盘；
[0021]第二数字时间戳生成模块，其用于对线路盘输出时钟的反馈时钟进行数字化并获取基于基准时钟源的第二数字时间戳；
[0022]时钟对齐模块，其用于基于所述第一数字时间戳和所述第二数字时间戳之间差值调整所述线路盘输出时钟以使所述线路盘输出时钟与所述时钟盘的输出时钟对齐。
[0023]一些实施例中，所述时钟盘的输出时钟包括基于外部时源或自由振荡所产生的设备内部使用的系统时钟；
[0024]所述外部时源包括：卫星定位系统时钟、同步以太网时钟或通信协议规定的时钟。
[0025]一些实施例中，所述第一数字时间戳生成模块还用于：
[0026]基于所述基准时钟源对所述时钟盘的输出时钟的上升沿或下降沿位置信息进行采样得到第一本地时间戳信息；
[0027]在第一本地时间戳信息的基础上结合TDC测出的第二时间戳信息获取所述基于基准时钟源的第一数字时间戳。
[0028]一些实施例中，所述将所述第一数字时间戳发送线路盘发送的方式包括：
[0029]采用专用硬件线、总线发送或基于设备内部报文通道发送。
[0030]一些实施例中，所述时钟对齐模块还用于：
[0031]将所述差值经滤波后输入所述线路盘内置的数字振荡器获得用于控制所述数字振荡器的控制字；
[0032]基于所述控制字调整所述线路盘输出时钟。
[0033]本专利技术提供的技术方案，将模拟时钟转化为数字时间戳，并在线路盘侧通过将本地数字时间戳与时钟盘的数字时间戳进行两个时间戳之间的间戳鉴相，并基于鉴相结果调整线路盘输出时钟。因此，在时钟盘和线路盘之间不在需要形成时钟的反馈测量环路，同时由于对时钟盘输出的系统时钟进行数字化，将模拟时钟转换为数字时戳，避免了模拟时钟传输过程中的路径延时不对称性以及路径上器件带来的不确定性延时，极大程度地简化了对高精度时钟系统的设计。
附图说明
[0034]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0035]图1为本专利技术实施例提供的一种通信系统设备内部延时补偿方法；
[0036]图2为本专利技术实施例提供的通过反馈环路进行高精度相位补偿的模块化框图；
[0037]图3为本专利技术实施例提供的一种通信系统设备内部延时补偿的模块化框图；
[0038]图4为本专利技术实施例提供的TDC测量示意图；
[0039]图5为本专利技术实施例提供的一种通信系统设备内部延时补偿装置。
具体实施方式
[0040]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0041]如图1所示，本专利技术实施例提供了一种通信系统设备内部延时补偿方法，包括步骤：
[0042]S100:对时钟盘的输出时钟进行数字化并获取基于基准时钟源的第一数字时间戳并将所述第一数字时间戳发送线路盘；
[0043]S200:对线路盘输出时钟的反馈时钟进行数字化并获取基于基准时钟源的第二数字时间戳；
[0044]S300:基于所述第一数字时间戳和所述第二数字时间戳之间差值调整所述线路盘输出时钟以使所述线路盘输出时钟与所述时钟盘的输出时钟对齐。
[0045]需要说明的是，时钟盘的输出时钟可由时钟盘上的时钟模块产生，该时钟模块可以跟踪外定时源或者自由振荡产生输出时钟。时钟模块可以是模拟PLL(Phase Locked Loop，锁相环)或者数字PLL或者其他频率产生单元。
[0046]需要说明的是基准时钟源为高稳定时钟源，用于为时钟盘的输出时钟提供基准。本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种通信系统设备内部延时补偿方法，其特征在于，其包括步骤：对时钟盘的输出时钟进行数字化并获取基于基准时钟源的第一数字时间戳并将所述第一数字时间戳发送线路盘；对线路盘输出时钟的反馈时钟进行数字化并获取基于基准时钟源的第二数字时间戳；基于所述第一数字时间戳和所述第二数字时间戳之间差值调整所述线路盘输出时钟以使所述线路盘输出时钟与所述时钟盘的输出时钟对齐。2.如权利要求1所述的一种通信系统设备内部延时补偿方法，其特征在于，所述时钟盘的输出时钟包括基于外部时源或自由振荡所产生的设备内部使用的系统时钟；所述外部时源包括：卫星定位系统时钟、同步以太网时钟或通信协议规定的时钟。3.如权利要求1所述的一种通信系统设备内部延时补偿方法，其特征在于，所述对时钟盘的输出时钟进行数字化并获取基于基准时钟源的第一数字时间戳，包括步骤：基于所述基准时钟源对所述时钟盘的输出时钟的上升沿或下降沿位置信息进行采样得到第一本地时间戳信息；在第一本地时间戳信息的基础上结合TDC测出的第二时间戳信息获取所述基于基准时钟源的第一数字时间戳。4.如权利要求1所述的一种通信系统设备内部延时补偿方法，其特征在于，所述将所述第一数字时间戳发送线路盘发送的方式包括：采用专用硬件线、总线发送或基于设备内部报文通道发送。5.如权利要求1所述的一种通信系统设备内部延时补偿方法，其特征在于，所述基于所述第一数字时间戳和所述第二数字时间戳之间差值调整所述线路盘输出时钟，包括步骤：将所述差值经滤波后输入所述线路盘内置的数字振荡器获得用于控制所述数字振荡器的控制字；基于所述控制字调整所述线路盘输出时钟...
【专利技术属性】
技术研发人员：许文龙，侯君红，陈金海，
申请(专利权)人：烽火通信科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。