集成电路产品制造技术

本申请提出一种集成电路产品，所述集成电路产品包括：集成电路芯片、塑封材料以及导体层。所述集成电路芯片上设置有导体部件。所述塑封材料覆盖所述集成电路芯片。所述导体层设置于所述塑封材料之间且连接所述导体部件。置于所述塑封材料之间且连接所述导体部件。置于所述塑封材料之间且连接所述导体部件。

【技术实现步骤摘要】
集成电路产品


[0001]本申请是有关于一种集成电路领域，详细来说，是有关于一种集成电路产品。

技术介绍

[0002]在传统的封装技术中，通常使用光刻工艺来对集成电路产品进行布线。然而，光刻工艺的成本较高，难以达到大规模生产的目的。

技术实现思路

[0003]有鉴于此，本申请提出一种集成电路产品来解决上述问题。
[0004]依据本申请的一实施例，提出一种集成电路产品，所述集成电路产品包括：集成电路芯片、塑封材料以及导体层。所述集成电路芯片上设置有导体部件。所述塑封材料覆盖所述集成电路芯片。所述导体层设置于所述塑封材料之间且连接所述导体部件。
[0005]依据本申请的一实施例，所述导体部件暴露于所述塑封材料的上表面。
[0006]依据本申请的一实施例，所述集成电路产品还包括绝缘材料。所述绝缘材料覆盖所述塑封材料。
[0007]依据本申请的一实施例，所述集成电路产品还包括导体连接件。所述导体连接件贯穿所述绝缘材料与所述导体部件连接。
[0008]依据本申请的一实施例，所述导体部件包括导线或铜柱。
[0009]依据本申请的一实施例，所述导体连接件包括锡球。
[0010]依据本申请的一实施例，所述导体层延伸至所述集成电路产品的边缘。
[0011]依据本申请的一实施例，提出一种集成电路封装方法。所述集成电路封装方法包括对塑封材料的上表面进行研磨以暴露连接至集成电路芯片的导体部件；切割所述塑封材料的上表面以形成连接至所述导体部件的槽；以及，于所述槽和所述塑封材料的上表面布置导体层。
[0012]依据本申请的一实施例，所述集成电路封装方法还包括布置所述导体层后对覆盖有所述导体层的所述塑封材料的上表面进行研磨以暴露所述导体部件。
[0013]依据本申请的一实施例，所述集成电路封装方法还包括以绝缘材料覆盖所述塑封材料的上表面。
[0014]依据本申请的一实施例，所述集成电路封装方法还包括切割所述绝缘材料上对应到所述导体部件的位置以形成开孔，其中所述开孔暴露所述导体部件。
[0015]依据本申请的一实施例，所述集成电路封装方法还包括在所述开孔中布设导体连接件。
[0016]依据本申请的一实施例，所述导体连接件包括锡球。
[0017]依据本申请的一实施例，所述导体部件包括导线或铜柱。
[0018]依据本申请的一实施例，对所述塑封材料的上表面进行研磨以暴露连接至所述集成电路芯片的所述导体部件之前包括：将集成电路芯片贴装至载具之上；以及对集成电路
芯片进行焊线作业以在所述集成电路芯片之上形成所述导体部件。
[0019]依据本申请的一实施例，对所述塑封材料的上表面进行研磨以暴露连接至所述集成电路芯片的所述导体部件之前还包括将所述集成电路芯片和所述导体部件以所述塑封材料进行塑封。
[0020]依据本申请的一实施例，所述集成电路封装方法还包括：切割所述塑封材料的上表面以形成延伸至所述集成电路芯片的边缘的槽；以及于延伸至所述集成电路产品的边缘的所述槽中布置所述导体层。
[0021]依据本申请的一实施例，提出一种依据上述集成电路封装方法制成的集成电路产品。
[0022]本申请提出的集成电路封装方法和集成电路产品先通过切割塑封材料进行开槽，再进行布线布局，如此可大幅简化封装工艺并减少制作成本。
附图说明
[0023]附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
[0024]图1演示依据本申请一实施例的集成电路封装方法的第一部分流程图。
[0025]图2演示依据本申请一实施例的集成电路封装方法的第一部分示意图。
[0026]图3演示依据本申请一实施例的集成电路封装方法的第二部分流程图。
[0027]图4演示依据本申请一实施例的集成电路封装方法的第二部分示意图。
[0028]图5演示依据本申请一实施例的集成电路封装方法的第三部分流程图。
具体实施方式
[0029]以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。
[0030]再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。
[0031]虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，
视本申请所属
中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随权利要求书所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。
[0032]图1演示依据本申请一实施例的集成电路产品的封装方法1的第一部分流程图。倘若大致上能得到相同的结果，本申请并不限定完全依照图1所示的方法步骤执行。在某些实施例中，集成电路封装方法1的第一部分大致可归纳如下：
[0033]步骤11：对塑封材料的上表面进行研磨以暴露连接至集成电路芯片的导体部件；
[0034]步骤12：切割塑封材料的上表面以形成连接至导体部件的槽；以及
[0035]步骤13：于槽和塑封材料的上表面布置导体层。
[0036]在某些实施例中，塑封材料内塑封有集成电路芯片。在某些实施例中，塑封材料可以是环氧塑封料。在某些实施例中，集成电路芯片上连本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路产品，其特征在于，包括：集成电路芯片，所述集成电路芯片上设置有导体部件；塑封材料，覆盖所述集成电路芯片；以及导体层，所述导体层设置于所述塑封材料之间且连接所述导体部件。2.如权利要求1所述的集成电路产品，其特征在于，所述导体部件暴露于所述塑封材料的上表面。3.如权利要求1所述的集成电路产品，其特征在于，还包括：绝缘材料，覆盖所述塑封材料。4.如...

【专利技术属性】
技术研发人员：汪虞，
申请(专利权)人：日月新半导体苏州有限公司，
类型：新型
国别省市：