一种半导体外延结构及其制作方法、LED芯片技术

本发明专利技术提供了一种半导体外延结构及其制作方法、LED芯片，通过在有源层的表面依次设有空穴存储层、电子阻挡层以及空穴注入层，所述空穴存储层用于提高P型区域的空穴浓度，所述电子阻挡层用于阻挡电子在所述空穴存储层表面的纵向传输，所述空穴注入层用于提供空穴；且所述电子阻挡层的禁带宽度大于所述空穴注入层的禁带宽度，且所述空穴注入层的禁带宽度不小于所述空穴存储层的禁带宽度。从而，通过所述电子阻挡层提高导带势垒高度，从而减少电子溢流；并配合空穴存储层，在避免电子与空穴在非有源层区域进行复合发光的同时，通过空穴存储层的P型掺杂提供更多的空穴，进一步增加空穴在靠近有源层区域的储存及迁移，从而提高LED发光效率。LED发光效率。LED发光效率。

【技术实现步骤摘要】
一种半导体外延结构及其制作方法、LED芯片


[0001]本专利技术涉及发光二极管领域，尤其涉及一种半导体外延结构及其制作方 法、LED芯片。

技术介绍

[0002]发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半 导体电子元件。LED具有效率高、寿命长、体积小、功耗低等优点，可以应 用于室内外白光照明、屏幕显示、背光源等领域。
[0003]外延片是LED制备过程中的初级成品。现有的LED外延片包括衬底、 N型半导体层、有源层和P型半导体层。衬底用于为外延材料提供生长表面， N型半导体层用于提供进行复合发光的电子，P型半导体层用于提供进行复 合发光的空穴，有源层用于进行电子和空穴的辐射复合发光。
[0004]III
‑
V族氮化物由于其优异的物理和化学特性(禁带宽度大、击穿电场高、 电子饱和迁移率高等)，在电学、光学领域受到广泛的关注与应用。然而现实 应用中由于材料、结构以及工艺的限制，各类新兴LED产品大规模应用依旧 存在许多问题，比如电子束缚不足导致的溢流严重；空穴注入效率低，限制 了发光效率的进一步提升；大晶格失配带来的强极化场等等，这些都阻碍了 载流子在有源区的高效复合，给LED大规模商业化带来了巨大的挑战。因此， 减小电子泄露、增加空穴注入效率、削弱强极化电场、促进载流子在有源区 的高效复合，成为提升LED发光效率的关键。
[0005]有鉴于此，本专利技术人专门设计了一种半导体外延结构及其制作方法、LED 芯片，本案由此产生。<br/>
技术实现思路

[0006]本专利技术的目的在于提供一种半导体外延结构及其制作方法、LED芯片， 以增加空穴在靠近有源层区域的储存，从而提升LED的发光效率。
[0007]为了实现上述目的，本专利技术采用的技术方案如下：
[0008]一种半导体外延结构，包括：
[0009]衬底；
[0010]在所述衬底表面依次堆叠的N型半导体层、有源层、空穴存储层、电子 阻挡层以及空穴注入层；
[0011]其中，所述N型半导体层用于提供电子，所述空穴注入层用于提供空穴， 所述有源层用于进行电子和空穴的辐射复合发光；
[0012]所述空穴存储层用于提高P型区域的空穴浓度；
[0013]所述电子阻挡层用于阻挡电子在所述空穴存储层表面的纵向传输；
[0014]所述电子阻挡层的禁带宽度大于所述空穴注入层的禁带宽度，且所述空 穴注入层的禁带宽度不小于所述空穴存储层的禁带宽度。
[0015]优选地，所述空穴存储层包括若干个交替堆叠的P型掺杂半导体子层与 非掺杂型半导体子层。
[0016]优选地，所述P型掺杂半导体子层的厚度为L1，所述非掺杂型半导体子 层的厚度为L2，则L1≥3*L2。
[0017]优选地，所述空穴存储层、电子阻挡层均包括P型掺杂的半导体材料层， 且空穴存储层的P型掺杂浓度为x，电子阻挡层的P型掺杂浓度为y，空穴 注入层8的P型掺杂浓度为z，则x≥z＞y。
[0018]优选地，所述空穴注入层包括沿第一方向依次堆叠且P型掺杂浓度依次 升高的第一掺杂层、第二掺杂层、第三掺杂层以及第四掺杂层；其中，所述 第一方向垂直于所述衬底，并由所述衬底指向所述N型半导体层。
[0019]优选地，所述第一掺杂层的P型掺杂浓度小于所述电子阻挡层的P型掺 杂浓度；所述第二掺杂层的局部区域的掺杂浓度高于所述电子阻挡层的掺杂 浓度；所述第三掺杂层的掺杂浓度高于所述电子阻挡层的掺杂浓度；所述第 四掺杂层的掺杂浓度分别高于所述空穴存储层、电子阻挡层的掺杂浓度。
[0020]优选地，所述第二掺杂层的P型掺杂浓度通过线性增加的方式而获得。
[0021]优选地，所述半导体外延结构作为GaN系发光二极管的外延结构，则所 述N型半导体层、空穴注入层包括对应掺杂类型的氮化物层或者含铟氮化物 层。
[0022]优选地，所述空穴存储层的生长温度低于所述电子阻挡层的生长温度。
[0023]本专利技术还提供了一种半导体外延结构的制作方法，所述制作方法包括如 下步骤：
[0024]步骤S01、提供一衬底；
[0025]步骤S02、在所述衬底表面依次生长N型半导体层、有源层、空穴存储 层、电子阻挡层以及空穴注入层；
[0026]其中，所述N型半导体层用于提供电子，所述空穴注入层用于提供空穴， 所述有源层用于进行电子和空穴的辐射复合发光；
[0027]所述空穴存储层用于提高P型区域的空穴浓度；
[0028]所述电子阻挡层用于阻挡电子在所述空穴存储层表面的纵向传输；
[0029]所述电子阻挡层的禁带宽度大于所述空穴注入层的禁带宽度，且所述空 穴注入层的禁带宽度不小于所述空穴存储层的禁带宽度。
[0030]优选地，所述空穴存储层包括若干个交替堆叠的P型掺杂半导体子层与 非掺杂型半导体子层。
[0031]优选地，所述P型掺杂半导体子层的厚度为L1，所述非掺杂型半导体子 层的厚度为L2，则L1≥3*L2。
[0032]优选地，所述空穴注入层包括沿生长方向依次堆叠且P型掺杂浓度依次 升高的第一掺杂层、第二掺杂层、第三掺杂层以及第四掺杂层。
[0033]优选地，所述空穴存储层的生长温度低于所述电子阻挡层的生长温度。
[0034]本专利技术还提供了一种LED芯片，包括；
[0035]上述任一项所述的半导体外延结构；
[0036]N型电极，所述N型电极与所述N型半导体层形成欧姆接触；
[0037]P型电极，所述P型电极与所述P型半导体层形成欧姆接触。
[0038]经由上述的技术方案可知，本专利技术提供的LED外延结构，通过在有源层 背离N型半导体层的一侧表面依次设有空穴存储层、电子阻挡层以及空穴注 入层，所述空穴存储层用于提高P型区域的空穴浓度，所述电子阻挡层用于 阻挡电子在所述空穴存储层表面的纵向传输，所述空穴注入层用于提供空穴； 且所述电子阻挡层的禁带宽度大于所述空穴注入层的禁带宽度，且所述空穴 注入层的禁带宽度不小于所述空穴存储层的禁带宽度。从而，通过所述电子 阻挡层可提高导带势垒高度，从而减少电子溢流；并配合空穴存储层，在避 免电子与空穴在非有源层区域进行复合发光的同时，通过空穴存储层的P型 掺杂提供更多的空穴，进一步增加空穴在靠近有源层区域的储存及迁移，从 而提高LED发光效率。
[0039]其次，所述空穴存储层包括若干个交替堆叠的P型掺杂半导体子层与非 掺杂型半导体子层；通过空穴存储层的P型掺杂提供更多的空穴，通过空穴 存储层的非掺杂型半导体子层形成势阱，起到聚集空穴的作用，可更有效地 避免在生长P型掺杂半导体子层时空穴的扩散。
[0040]然后，通过设置所述P型掺杂半导体子层的厚度为L1，所述非掺杂型半 导体子层的厚度为L2，则L1≥3*L2。在使空穴充分聚焦于由所述非掺杂型 半导体子层所形成的势阱内的同时，保证所述P型掺杂半导体子层可提供足 够多的空穴本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体外延结构，其特征在于，包括：衬底；在所述衬底表面依次堆叠的N型半导体层、有源层、空穴存储层、电子阻挡层以及空穴注入层；其中，所述N型半导体层用于提供电子，所述空穴注入层用于提供空穴，所述有源层用于进行电子和空穴的辐射复合发光；所述空穴存储层用于提高P型区域的空穴浓度；所述电子阻挡层用于阻挡电子在所述空穴存储层表面的纵向传输；所述电子阻挡层的禁带宽度大于所述空穴注入层的禁带宽度，且所述空穴注入层的禁带宽度不小于所述空穴存储层的禁带宽度。2.根据权利要求1所述的半导体外延结构，其特征在于，所述空穴存储层包括若干个交替堆叠的P型掺杂半导体子层与非掺杂型半导体子层。3.根据权利要求2所述的半导体外延结构，其特征在于，所述P型掺杂半导体子层的厚度为L1，所述非掺杂型半导体子层的厚度为L2，则L1≥3*L2。4.根据权利要求1所述的半导体外延结构，其特征在于，所述空穴存储层、电子阻挡层均包括P型掺杂的半导体材料层，且空穴存储层的P型掺杂浓度为x，电子阻挡层的P型掺杂浓度为y，空穴注入层8的P型掺杂浓度为z，则x≥z＞y。5.根据权利要求4所述的半导体外延结构，其特征在于，所述空穴注入层包括沿第一方向依次堆叠且P型掺杂浓度依次升高的第一掺杂层、第二掺杂层、第三掺杂层以及第四掺杂层；其中，所述第一方向垂直于所述衬底，并由所述衬底指向所述N型半导体层。6.根据权利要求5所述的半导体外延结构，其特征在于，所述第一掺杂层的P型掺杂浓度小于所述电子阻挡层的P型掺杂浓度；所述第二掺杂层的局部区域的掺杂浓度高于所述电子阻挡层的掺杂浓度；所述第三掺杂层的掺杂浓度高于所述电子阻挡层的掺杂浓度；所述第四掺杂层的掺杂浓度分别高于所述空穴存储层、电子阻挡层的掺杂浓度。7.根据权利要求6所述的半导体外延结构，其特征在于，所述第二掺杂层的P型掺杂...

【专利技术属性】
技术研发人员：林志伟，陈凯轩，周耀东，蔡建九，柯志杰，艾国齐，江方，李艳，
申请(专利权)人：厦门乾照光电股份有限公司，
类型：发明
国别省市：