一种基于耦合线的高隔离度开关芯片拓扑结构制造技术

本发明专利技术提出一种基于耦合线的高隔离度片上开关拓扑结构，该结构包括主耦合线，第一副耦合线和第二副耦合线，辅助耦合线，匹配电容，第一晶体管、第二晶体管、第三晶体管和第四晶体管，第一电阻、第二电阻、第三电阻和第四电阻，第一偏置电压，第二偏置电压，射频输入端口，第一射频输出端口，第二射频输出端口。当第一偏置电压为低电平，第二偏置电压为高电平时，射频输入端口和第一射频输出端口之间导通，射频输入端口和第二射频输出端口之间关断。辅助耦合线在降低插入损耗的同时可以显著增强第一射频输出端口和第二射频输出端口之间的隔离度。本发明专利技术在缩小芯片面积的同时，解决了片上射频开关隔离度低的关键难题。决了片上射频开关隔离度低的关键难题。决了片上射频开关隔离度低的关键难题。

【技术实现步骤摘要】
一种基于耦合线的高隔离度开关芯片拓扑结构


[0001]本专利技术涉及集成电路
，尤其涉及一种基于耦合线的高隔离度开关芯片拓扑结构。

技术介绍

[0002]在通信系统的半双工收发电路中，通常采用开关切换技术来使收发通道共用一副天线，减小电路的体积和冗余。射频开关是用于控制射频信号传输路径及信号大小的控制器件之一，在无线通信，相控阵系统等许多领域中有广泛的用途。随着现代无线通信技术的发展，通信系统对收发切换开关的插入损耗，隔离度，功率容量和集成性等方面都有了更高的要求。
[0003]目前，片上射频开关电路拓扑结构主要分为两类，一类是传统的基于四分之一波长传输线的电路拓扑结构；另一种是基于耦合线形式的拓扑结构。对于片上射频开关，传统的四分之一波长传输线的电路拓扑结构的缺点是需要占用大量的版图面积来实现四分之一波长阻抗变换线，不利于大规模的系统集成；基于耦合线形式的电路拓扑结构虽然可以有效减小芯片面积，但是缺点在于隔离度较低。

技术实现思路

[0004]技术问题：针对上述基于耦合线形式的射频开关拓扑结构存在的端口隔离度低的问题，提出一种新型耦合线结构，在保持低插入损耗的同时能够大幅度提高端口隔离度。
[0005]技术方案：为了解决以上问题，本专利技术提出一种基于耦合线的高隔离度片上开关拓扑结构，该结构包括输入模块，隔离增强模块以及输出模块；所述输入模块包括主耦合线和匹配电容；所述匹配电容一端分别与射频输入端口和主耦合线一端连接，并且，匹配电容另一端接地，主耦合线另一端接地，输入模块与隔离增强模块和输出模块间通过耦合线形成互感。
[0006]进一步的，所述隔离增强模块包括辅助耦合线，第三晶体管和第四晶体管，所述辅助耦合线的一端接地，所述辅助耦合线另一端接晶体管第三晶体管和第四晶体管的漏极，第三晶体管的栅极连接第三电阻到第二偏置电压，第四晶体管的栅极连接第四电阻到第一偏置电压；所述第三晶体管和第四晶体管的源极分别连接第一射频输出端口和第二射频输出端口。
[0007]进一步的，输出模块包括第一副耦合线，第二副耦合线，第一晶体管，第二晶体管；所述第一副耦合线的一端同时连接第一射频输出端口，第一晶体管的漏极，以及第三晶体管的源级，另一端接地，第一晶体管的源极接地，栅极经过第一电阻连接到第一偏置电压；所述第二副耦合线的一端同时连接第二射频输出端口，第二晶体管的漏极，以及第四晶体管的源级，另一端接地，第二晶体管的源极接地，栅极经过第二电阻连接到第二偏置电压。
[0008]所述主耦合线和第一副耦合线，第二副耦合线，辅助耦合线之间任意两根线之间均存在互相耦合，耦合的强弱取决于耦合线之间的间距和耦合线的长度。
[0009]所述主耦合线圈，第一副耦合线和第二副耦合线，辅助线均由集成电路工艺的金属线互耦实现。
[0010]由于集成电路工艺中多采用分层金属结构，所述主耦合线由集成电路工艺中的一层金属构建，第一副耦合线，第二副耦合线和辅助线由非主耦合线所在金属层的同层金属构建。
[0011]所述第一晶体管和第四晶体管皆由第一偏置电压控制，第二晶体管和第三晶体管皆由第二偏置电压控制，栅极所接的第一电阻、第二电阻、第三电阻和第四电阻的阻抗值介于5K到50K欧姆之间。
[0012]所述第一晶体管和第二晶体管为相同大小的晶体管尺寸，第三晶体管和第四晶体管为相同大小的晶体管尺寸，第一晶体管和第二晶体管栅宽小于第三晶体管和第四晶体管的栅宽。
[0013]对于上述电路，所述当第一偏置电压为低电平，第二偏置电压为高电平时，射频输入端和第一射频输出端间导通，射频输入端和第二射频输出端间关断；当第一偏置电压为高电平，第二偏置电压为低电平时，射频输入端和第一射频输出端间关断，射频输入端和第二射频输出端间导通。
[0014]有益效果：与现有技术相比，本专利技术的技术方案具有以下有益技术效果：
[0015]本专利技术的优点在于本专利技术提供了一种新型的基于耦合线的高隔离度片上开关拓扑结构。一方面，沿用耦合线形式的开关拓扑结构能够有效减小芯片，另一方面，通过添加辅助耦合线提高了第一射频输出端和第二射频输出端之间的端口隔离度。当开关正常工作时，第三晶体管和第四晶体管分别工作在不同的工作状态，即导通和截至；与导通的晶体管(第三晶体管或第四晶体管)相连的射频输出端口(第一射频输出端或第二射频输出端)通过副耦合线(第一副耦合线或第二副耦合线)和辅助线圈同时和主耦合线产生电磁耦合，增强自身感应电流，减小插入损耗；而与截至的晶体管(第三晶体管或第四晶体管)相连的射频输出端口(第一射频输出端或第二射频输出端)，在辅助线圈本身的电感和高频截至时晶体管等效的寄生电容共同构成对地的串联谐振，将射频信号进一步短路到地，实现高隔离度。相比于传统的基于四分之一波长传输线的电路拓扑结构，该结构大幅缩减了芯片面积，降低制造成本，同时，对比基于普通的耦合线形式的电路拓扑结构，本结构能够在保持低插入损耗的同时显著提高端口隔离度。针对通信系统的半双工收发射频电路，本专利技术解决了低噪声放大器(LNA，Low
‑
Noise
‑
Amplifier)和功率放大器(PA，Power
‑
Amplifier)两者之间的隔离度低、传统片上射频开关芯片面积大等问题。
附图说明
[0016]图1为本专利技术中基于耦合线的高隔离度片上开关拓扑结构的电路结构图；
[0017]图2为本专利技术基于耦合线的高隔离度片上开关拓扑结构中四根耦合线的示意图；
[0018]图3为传统的基于四分之一波长传输线的片上开关拓扑结构的电路结构图；
[0019]图4为传统的基于四分之一波长传输线的片上开关拓扑结构中两根四分之一波长传输线的示意图；
[0020]图5为普通的耦合线形式的片上开关拓扑结构的电路结构图；
[0021]图6为普通的耦合线形式的片上开关拓扑结构中三根耦合线的示意图；
[0022]图7为本专利技术中基于耦合线的高隔离度片上开关拓扑结构在辅助耦合线存在和不存在时的插入损耗性能对比；
[0023]图8为本专利技术中基于耦合线的高隔离度片上开关拓扑结构在辅助耦合线存在和不存在时的隔离度性能对比；
[0024]图9为本专利技术中基于耦合线的高隔离度片上开关拓扑结构与普通的耦合线形式的片上开关拓扑结构的插入损耗性能对比；
[0025]图10为本专利技术中基于耦合线的高隔离度片上开关拓扑结构与普通的耦合线形式的片上开关拓扑结构的隔离度性能对比；
[0026]图1中有：主耦合线M1，第一耦合线V2和第二耦合线V3，辅助耦合线A4，匹配电容C1，第一晶体管FET_1,第二晶体管FET_2，第三晶体管FET_3，第四晶体管FET_4；第一电阻RG_1，第二电阻RG_2，第三电阻RG_3，第四电阻RG_4；第一偏置电压VDD，第二偏置电压VCC；射频输入端RF
in
，第一射频输出端RF
out1
，第二射频输出端RF
out2...

【技术保护点】

【技术特征摘要】
1.一种基于耦合线的高隔离度片上开关拓扑结构，其特征在于，该结构包括输入模块，隔离增强模块以及输出模块；所述输入模块包括主耦合线(M1)和匹配电容(C1)；所述匹配电容(C1)一端分别与射频输入端口(RF
in
)和主耦合线(M1)一端连接，并且，匹配电容(C1)另一端接地，主耦合线(M1)另一端接地，输入模块与隔离增强模块和输出模块间通过耦合线形成互感。2.根据权利要求1所述的一种基于耦合线的高隔离度片上开关拓扑结构，其特征在于，所述隔离增强模块包括辅助耦合线(A4)，第三晶体管(FET_3)和第四晶体管(FET_4)，所述辅助耦合线(A4)的一端接地，所述辅助耦合线(A4)另一端接晶体管第三晶体管(FET_3)和第四晶体管(FET_4)的漏极，第三晶体管(FET_3)的栅极连接第三电阻(RG_3)到第二偏置电压(VCC)，第四晶体管(FET_4)的栅极连接第四电阻(RG_4)到第一偏置电压(VDD)；所述第三晶体管(FET_3)和第四晶体管(FET_4)的源极分别连接第一射频输出端口(RF
out1
)和第二射频输出端口(RF
out2
)。3.根据权利要求2所述的一种基于耦合线的高隔离度片上开关拓扑结构，其特征在于，输出模块包括第一副耦合线(V2)，第二副耦合线(V3)，第一晶体管(FET_1)，第二晶体管(FET_2)；所述第一副耦合线(V2)的一端同时连接第一射频输出端口(RF
out1
)，第一晶体管(FET_1)的漏极以及第三晶体管(FET_3)的源级，另一端接地，第一晶体管(FET_1)的源极接地，栅极经过第一电阻(RG_1)连接到第一偏置电压(VDD)；所述第二副耦合线(V3)的一端同时连接第二射频输出端口(RF
out2
)，第二晶体管(FET_2...

【专利技术属性】
技术研发人员：胡三明，颜凡桓，沈一竹，
申请(专利权)人：东南大学，
类型：发明
国别省市：