使用反模式匹配的网络消息处理制造技术

在信息处理系统中使用散列和模式匹配，处理来自网络如基于以太网络（图２，１８０，２１０，２２０，２３０）的消息。使用散列和模式匹配增加消息接受和拒绝的效率，而不增加基于软件的处理器任务。对由信息处理系统接收的消息执行散列函数和模式匹配功能，以及基于该散列结果和模式匹配结果的至少一个有选择地接受该消息。对于模式的存在和模式缺少，输入消息可以被检索。对于多个模式的存在，输入信息可以被检索。模式匹配的结果可以不仅用于接受和拒绝消息，而且用于其它后接收任务，如根据识别的有关优先级或具有特定模式匹配的消息的绝对关键程度的选择性存储输入信息。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及网络通信，并且更具体地，涉及处理通过如以太网(Ethernet)的网络接收的消息。
技术介绍
局域网(LAN)、广域网(WAN)及其它类型的网络典型地包括根据基于各种分组的通信协议通过连接操作耦合的信息处理系统。例如，以太网IEEE 802.3协议是基于载波-检测多址接入/冲突检测(CSMA/CD)方法的广泛地使用的LAN协议。因为以太网和IEEE 802.3协议是类似的，并且可以共存在同一LAN上，两者有时都称为以太网。10/100以太网提供从10至100兆位每秒(Mbps)的增加的以太网速度以及对于主干网和服务器连接提供简单的、有成本效益的选择。千兆位以太网是另一种以太网协议，建立在基本的以太网协议上，但是在10/100以太网上增加十倍速度，达到1000Mbps，即一千兆位每秒(Gbps)。网络中的装置常常接收用于它们的消息和不用于它们的消息。因此，这种装置必须本地地分析每个输入消息，以决定它们是否应该接受该消息。典型地，每个装置具有地址，该地址必须以某种形式与每个接受信息中的地址相比较。因为地址的长度和大量地址被比较，准确的地址匹配在计算上是密集的。因为，一个装置可以接受用于其它大量装置的消息，以及非常大量的消息可以被接收，以及网络的速度增加，因此处理(例如，接受或拒绝)输入消息的问题在网络中的各个装置处可能引起瓶颈，并减慢整体性能。传统的目标地址识别方法需要在比媒体访问控制(MAC)级更高的开放系统互连(OSI)级执行后过滤以及需要有效的软件和通用处理硬件介入。有些技术采用内容可寻址存储器(CAM)，但是这种技术通常是昂贵的，过多地消耗功率以及不灵活。因此，需要增强处理输入消息的性能。除仅仅接受或拒绝输入消息之外，每个装置一般地具有需要执行的各种任务，以响应接收该消息。由此，由该消息接收的有些数据需要被存储和在短时间内访问。因此，通过预处理接收的消息(例如，在该消息被处理器或软件驱动系统资源检查之前通过分类输入的信息)以释放用于其它任务的这种资源的使用和减小访问关键性的或高优先级的帧的等待时间，从而增强这种消息的处理将是有利的。附图说明通过参考附图可以更好的理解本专利技术，以及其大量目的、特征和优点对所属领域的技术人员来说是显而易见的。在不同图中使用的相同参考标记表示类似的或相同的内容。图1是说明根据本专利技术的实施例的信息处理和通信系统的框图。图2是说明图1系统的分组控制器的接收部分的框图。图3是说明可由图1的系统接收和分解(parsable)的示例性消息地址格式的框图。图4是说明图1的示例性缓冲区描述符队列的框图。图5是说明图1的示例性模式匹配和模式匹配属性寄存器的框图。图6是说明通过图1的系统处理接收消息的方法流程图。图7是说明用于散列和模式匹配由图1的系统接收的消息地址的部分的方法流程图。图8是说明用于散列和模式匹配由图1的系统接收的消息地址的方法的另一部分的流程图。图9是说明用于在图7的所示流程内模式匹配由图1的系统接收的消息地址的方法流程图。图10是说明在图1的系统内处理接受消息的方法的流程图。图11是说明用于通过图1的系统提取和隐藏部分消息的方法流程图。图12是使用散列和/或模式匹配处理的大量地址的列表。具体实施例方式下面的论述是用来提供本专利技术的至少一个例子的详细描述以及不应该认为是专利技术本身的限制。相反，许多变化可以属于本专利技术的范围内，在本说明书之后的权利要求中适当地限定了本专利技术的范围。图1是根据本专利技术的实施例的信息处理和通信系统100的框图。系统100包括处理器110、高速缓存120、存储器130、系统总线140、外围设备150和分组控制器160。处理器110、高速缓存120、存储器130、外围设备150和分组控制器160全部通过系统总线140耦合。系统100可以是Ethernet、Gig-Ethernet和/或XGig-Ethemet控制器，或与其兼容其它控制器，可以是网络开关或路由器，或用于网络内通信的其它装置类型。分组控制器160包括总线接口单元(BIU)170、接收部分180、发送部分185和媒体访问控制器(MAC)190。总线接口单元170耦合到系统总线140。总线接口单元170通过连接部分172耦合到接收部分180，以及通过连接部分174耦合到发送部分185。MAC 190通过连接部分192耦合到接收部分180，以及通过连接部分194耦合到发送部分185。MAC190被耦合到物理层硬件，以通过物理(PHY)连接部分198接收消息，如来自其它装置的分组。消息在MAC 190处接收并传给接收部分180。消息能不能被接收取决于地址识别、散列、模式匹配、或散列和模式匹配(例如，如下面至少参考图2-9所述)。来自接受消息的信息被传给存储器130。通过特别适于被处理器110或其它系统资源快速访问的模式匹配可以识别某些信息，其中从发送给存储器130的普通消息数据提取这种信息，并且将该提取数据隐藏在高速缓存120中(例如，如下面至少参考图2-6和10-11所述)。公开的目标地址识别协议将后过滤需要最小化，以及可以在媒体访问控制级执行，代替需要在较高的OSI层软件和硬件的干预。对于地址的某些设置，用户可以发现一组模式，在MAC级得到理想的过滤。确定性算法可以用来产生需要的模式，以保证理想的散列-时间过滤。公开的协议也允许在整个接受的帧中检索模式匹配，而不仅仅在目标地址内，以改善散列-时间过滤的结果。存储器130包括用于存储输入消息的帧数据缓冲区134和用于跟踪存储消息的缓冲区描述符队列132，如下面更详细地描述。高速缓存120包括可以存储一个或多个缓冲区描述符队列122的存储位置，以及用于隐藏(即，存储)提取数据124的存储位置，该提取数据124用于后续被处理器110使用。提取数据是根据在此描述的某些模式匹配协议，从输入消息的普通帧数据提取的数据，用于存储在高速缓存120中。提取数据可以是，例如，关键的数据、服务质量(QOS)等级数据或其它高优先级数据，对于这些数据，加快的访问时间可能是合符需要的。存储器130和高速缓存120可被处理器110访问以及甚至可以被系统100内的其它装置或处理器(未示出)访问。图2是说明系统100的分组控制器160的接收部分180的框图。接收部分180包括直接存储器访问(DMA)控制器210、接收FIFO 220和地址/数据过滤器(ADP)230。ADF 230被耦合，以接收来自MAC 190的消息和有选择地将这种消息给提供FIFO 220。下面参考图3更详细地论述可通过地址/数据过滤器230接收的帧和示例性消息分组。DMA 210被耦合，以在FIFO控制器222的控制之下，接收来自接收FIFO 220的消息信息(例如，地址和数据信息，以及消息过滤结果，例如，如下所述的模式状态信息)。ADF230包括临时队列234、模式匹配逻辑232和地址识别和散列逻辑238。临时队列234、模式匹配逻辑232和地址识别和散列逻辑238的每一个被耦合，以接收来自MAC 190的消息(例如，帧)。临时队列234被耦合，以接收来自模式匹配逻辑232和地址识别和散列逻辑238的消息过滤结果信息，以及提供该帧(或其部分)和该消息过滤信息到响应于此的接收FI本文档来自技高网...

【技术保护点】
一种方法，包括：接收消息；决定在该接收消息内是否检测出对应于第一模式的第一模式匹配，其中第一模式由模式匹配数据表示并且具有相应的反模式指示器和相应的模式匹配接受指示器；当检测出第一模式匹配时，基于相应的模式匹配接受指 示器，该消息被有选择地接收，其中：当相应的反模式指示器具有第一值时，当在该接收消息内检测出第一模式时，第一模式被检测，以及当相应的反模式指示器具有第二值时，当在该接收消息内未检测出第一模式时，第一模式匹配被检测。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：哈罗德M马丁，卡洛斯A格里夫斯，唐Q阮，乔斯M努涅斯，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]