一种可输出迭代增强信号的脑电放大系统技术方案

本发明专利技术公开了一种可输出迭代增强信号的脑电放大系统，包括：刺激器模块，用于产生各类刺激信号来诱发脑电信号；模拟前端模块，用于对输入的所有通道的脑电信号进行阻抗匹配并输出阻抗匹配后的脑电信号到模数转换模块中；模数转换模块，用于对输入的脑电信号进行放大和模数转换生成数字脑电信号，并将数字脑电信号输出到主处理器模块中；主处理器模块，用于实现数字脑电信号的波形增强；主存模块，用于缓存主处理器模块输出的数字脑电信号；本发明专利技术能够对数字脑电信号进行空间叠加处理及时间域迭代处理，最终输出增强的数字脑电信号，为后续脑电活动特征的提取与分析提供稳定可靠的基础。的基础。的基础。

【技术实现步骤摘要】
一种可输出迭代增强信号的脑电放大系统


[0001]本专利技术涉及脑电信号放大的
，尤其是指一种可输出迭代增强信号的脑电放大系统。

技术介绍

[0002]脑电放大装置是对人体在进行脑部活动时产生的微弱电信号进行放大的设备。通过脑电放大装置，微弱的头皮脑电信号被转换成能被算法软件识别的数字信号，从而可对脑电信号或人体状态进行进一步的分析与识别，脑电信号的放大是脑电研究的基础。
[0003]通常情况下，脑电放大装置都配置了外部刺激设备，可以输出视觉、听觉或触觉等相关刺激信号给予被试，用于诱发被试的脑电活动。在进行脑电分析时，以外部刺激发生的时刻为时间基准，检测后续有用的脑电信息。由于脑电信号极其微弱，外部刺激所诱发的脑电特征难以识别。

技术实现思路

[0004]本专利技术的目的在于为解决现有技术中的不足，提供了一种可输出迭代增强信号的脑电放大系统，基于对多通道、多个刺激时刻点的信号进行迭代、处理，增强输出信号，为后续脑电活动特征的提取与分析提供稳定可靠的基础。
[0005]本专利技术通过下述技术方案实现：1、一种可输出迭代增强信号的脑电放大系统，包括：
[0006]刺激器模块，用于产生各类刺激信号来诱发脑电信号；
[0007]模拟前端模块，用于对输入的所有通道的脑电信号进行阻抗匹配并输出阻抗匹配后的脑电信号到模数转换模块中；
[0008]模数转换模块，用于对输入的脑电信号进行放大和模数转换生成数字脑电信号，并将数字脑电信号输出到主处理器模块中；
[0009]主处理器模块，用于控制刺激器输出各类刺激信号，并将刺激信号发生后所采集的数字脑电信号输出到主存模块中，实时记录各类刺激信号的信息，根据刺激信号的信息对数字脑电信号进行空间叠加处理及时间域迭代处理，以实现数字脑电信号的波形增强；
[0010]主存模块，用于缓存主处理器模块输出的数字脑电信号。
[0011]进一步，所述主处理器模块采用内置有能够运行主程序和协处理线程的RAM的微控制单元，所述主程序用于实现对模数转换模块的控制、刺激器模块的信号发生以及刺激状态记录，所述协处理线程对外置的主存模块进行操作，将采集的数字脑电信号进行空间叠加，实现空间增强，然后依据刺激的发生时间，再对数字脑电信号进行时间域迭代增强，最终输出增强的数字脑电信号。
[0012]进一步，所述主处理器模块具体执行以下步骤：
[0013]1)主处理器模块的主程序控制刺激器输出刺激信号，并记录刺激时刻；
[0014]2)将刺激发生后所采集的数字脑电信号缓存到主存模块中，并通知主处理器模块
的协处理线程刺激发生的时间点、刺激信号的类型以及预期数字脑电信号类型；
[0015]3)协处理线程记录下刺激发生的时间点后，根据预期数字脑电信号类型对特定通道的数字脑电信号进行缓存；
[0016]4)对协处理线程缓存的数字脑电信号进行预处理操作；
[0017]5)对预处理后的数字脑电信号进行选定通道和空间叠加，从而把选定通道的数字脑电信号压缩到一个通道中保存；
[0018]6)判断是否需要对数字脑电信号进行时间域迭代，若不需要则直接进入步骤8)，若需要则进行下一步；
[0019]7)协处理线程对不同时间点的数字脑电信号重复进行步骤3)至步骤5)的操作，以进行时间域迭代，从而实现数字脑电信号波形增强；
[0020]8)协处理线程判断时间域迭代是否结束或缓存空间是否不足，若时间域迭代已结束或缓存空间不足，则执行步骤10)，若时间域迭代未结束或缓存空间充足，则执行下一步；
[0021]9)判断是否有下一次刺激发生，若未发生则执行下一步，若有下一次刺激发生，则返回步骤1)；
[0022]10)协处理线程输出增强波形后的数字脑电信号。
[0023]进一步，在步骤4)，所述预处理操作包括基线消除、陷波和低通滤波。
[0024]进一步，所述模拟前端模块包括依次电连接的防护电路、RF噪声抑制电路和缓冲电路，所述模拟前端模块与模数转换模块通讯连接。
[0025]进一步，所述主处理器模块的SPI接口、数据有效和启动转换的功能引脚adc_rdy和adc_start与模数转换模块通讯连接，所述主处理器模块与刺激器模块通讯连接。
[0026]进一步，所述主存模块为外部静态RAM，其与主处理器模块的FSMC接口通讯连接。
[0027]本专利技术与现有技术相比，具有如下优点与有益效果：
[0028]本专利技术能够对数字脑电信号进行空间叠加处理及时间域迭代处理，即对多空间、多个刺激时刻点的信号进行迭代，最终输出增强的数字脑电信号，为后续脑电活动特征的提取与分析提供稳定可靠的基础，避免产生由于脑电信号极其微弱，外部刺激所诱发的脑电特征难以识别的问题。
附图说明
[0029]图1为本专利技术的原理图。
[0030]图2为模拟前端模块的电路原理图。
[0031]图3为模数转换模块的电路原理图。
[0032]图4为主处理器模块的电路原理图。
[0033]图5为主处理器模块的工作流程图。
[0034]图6为主存模块的电路原理图。
具体实施方式
[0035]下面结合具体实施例对本专利技术作进一步说明。
[0036]参见图1至图6所示，为本实施例所提供的可输出迭代增强信号的脑电放大系统，以16通道脑电放大系统为例，包括：
[0037]刺激器模块600，用于产生各类刺激信号来诱发脑电信号；
[0038]模拟前端模块100，用于对输入的所有通道的脑电信号进行阻抗匹配并输出阻抗匹配后的脑电信号到模数转换模块中；
[0039]模数转换模块(ADC)200，用于对输入的脑电信号进行放大和模数转换生成数字脑电信号，并将数字脑电信号输出到主处理器模块中；
[0040]主处理器模块500，用于控制刺激器输出各类刺激信号，并将刺激信号发生后所采集的数字脑电信号输出到主存模块中，实时记录各类刺激信号的信息，根据刺激信号的信息对数字脑电信号进行空间叠加处理及时间域迭代处理，以实现数字脑电信号的波形增强；
[0041]主存模块400，用于缓存主处理器模块输出的数字脑电信号。
[0042]其中，所述主处理器模块500通过SPI接口与模数转换模块200进行通讯，通讯接口分别为CS、SCK、DI、DO。另外还有数据有效和启动转换的功能引脚adc_rdy、adc_start与ADC相连。主处理器模块选择STM32F103ZCT，其内置256KB的RAM可以运行主程序和协处理线程，所述主程序用于实现对模数转换模块的控制、刺激器模块的信号发生以及刺激状态记录，所述协处理线程对外置的主存模块操作，将采集的数字脑电信号进行空间叠加，实现空间增强，然后依据刺激的发生时间，再对数字脑电信号进行时间域迭代增强，最终输出增强的数字脑电信号，具体执行以下步骤：
[0043]1)主处理器模块的主程序控制刺激器输出刺激信号本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可输出迭代增强信号的脑电放大系统，其特征在于，包括：刺激器模块，用于产生各类刺激信号来诱发脑电信号；模拟前端模块，用于对输入的所有通道的脑电信号进行阻抗匹配并输出阻抗匹配后的脑电信号到模数转换模块中；模数转换模块，用于对输入的脑电信号进行放大和模数转换生成数字脑电信号，并将数字脑电信号输出到主处理器模块中；主处理器模块，用于控制刺激器输出各类刺激信号，并将刺激信号发生后所采集的数字脑电信号输出到主存模块中，实时记录各类刺激信号的信息，根据刺激信号的信息对数字脑电信号进行空间叠加处理及时间域迭代处理，以实现数字脑电信号的波形增强；主存模块，用于缓存主处理器模块输出的数字脑电信号。2.根据权利要求1所述的一种可输出迭代增强信号的脑电放大系统，其特征在于，所述主处理器模块采用内置有能够运行主程序和协处理线程的RAM的微控制单元，所述主程序用于实现对模数转换模块的控制、刺激器模块的信号发生以及刺激状态记录，所述协处理线程对外置的主存模块进行操作，将采集的数字脑电信号进行空间叠加，实现空间增强，然后依据刺激的发生时间，再对数字脑电信号进行时间域迭代增强，最终输出增强的数字脑电信号。3.根据权利要求1所述的一种可输出迭代增强信号的脑电放大系统，其特征在于，所述主处理器模块具体执行以下步骤：1)主处理器模块的主程序控制刺激器输出刺激信号，并记录刺激时刻；2)将刺激发生后所采集的数字脑电信号缓存到主存模块中，并通知主处理器模块的协处理线程刺激发生的时间点、刺激信号的类型以及预期数字脑电信号类型；3)协处理线程记录下刺激发生的时间点后，根据预期数字脑电信号类型对特定通道的数字...

【专利技术属性】
技术研发人员：肖君，李远清，余天佑，潘家辉，齐菲菲，
申请(专利权)人：人工智能与数字经济广东省实验室广州，
类型：发明
国别省市：