一种高性能电能质量通用测控芯片架构制造技术

本发明专利技术属于电力领域，尤其涉及一种高性能电能质量通用测控芯片架构包括核心处理器、总线单元、存储单元、通信接口单元、DMA、电能质量硬件算法单元、时钟管理单元、加密单元、ADC采样模块和外设单元；所述核心处理器通过所述总线单元连接所述存储单元、通信接口单元、DMA、电能质量硬件算法单元、时钟管理单元、加密单元、ADC采样模块和外设单元。能够提供高效的专用电能质量通用测控的功能。用电能质量通用测控的功能。用电能质量通用测控的功能。

【技术实现步骤摘要】
一种高性能电能质量通用测控芯片架构


[0001]本专利技术属于电力领域，尤其涉及一种高性能电能质量通用测控芯片架构。

技术介绍

[0002]电能质量作为衡量供电水平的重要标准，标志着一个国家电力工业发展水平，直接关系到国民生产总值和经济效益。随着工业水平的不断进步，配电网中精密仪器，敏感设备越来越多，电能质量的优劣直接影响这类设备的运行。然而目前对于电能质量问题往往采用“被动”测控的方式，有问题才去针对测量、监测、分析评估和治理，并没有在整个电力物联网采用“主动”监测并防控，未能够及时反映出整个电力物联网的电能质量状态，以至于无法提前预防并治理电能质量恶化的源头。
[0003]目前电能质量的检测多采用便携式装置，无法广泛部署于配电网。随着电力物联网的不断发展，更加急迫需要海量的“边缘侧”设备和“终端侧”设备在更多场景下具备电能质量通用测控能力。但我国目前缺乏该电能质量专用芯片，常规嵌入式芯片（DSP和单片机等）难以满足多场景下电能质量测控设备的应用需求，因此亟待研究国产化的电能质量芯片及架构。

技术实现思路

[0004]为了解决或者改善上述问题，本专利技术提供了一种高性能电能质量通用测控芯片架构，具体技术方案如下：本专利技术提供一种高性能电能质量通用测控芯片架构，包括：核心处理器、总线单元、存储单元、通信接口单元、DMA、电能质量硬件算法单元、时钟管理单元、加密单元、ADC采样模块和外设单元；所述核心处理器通过所述总线单元连接所述存储单元、通信接口单元、DMA、电能质量硬件算法单元、时钟管理单元、加密单元、ADC采样模块和外设单元。
[0005]优选的，所述核心处理器包括Cortex A7架构的CPU，所述核心处理器设置有浮点数处理单元，所述核心处理器的主频不小于800M。
[0006]优选的，所述总线单元包括APB0总线、APB1总线、AXI总线和AHB总线；对应的，所述核心处理器通过所述APB0总线连接所述通信接口单元和所述ADC采样模块；所述核心处理器通过所述APB1总线连接所述时钟管理单元和所述外设单元；所述核心处理器通过所述AXI总线连接所述存储单元；所述核心处理器通过所述AHB总线连接所述DMA、所述加密单元和所述电能质量硬件算法单元。
[0007]优选的，所述所述通信接口单元包括：I2C接口、SPI接口、SCI接口、UART接口、USB接口和QSPI接口。
[0008]优选的，所述外设单元包括：看门狗计时器、通用I/O端口、定时器、TRNG、CAP捕获单元和PWM单元。
[0009]优选的，所述APB1总线与AXI总线通过APB
‑
AXI桥相连，AXI总线与AHB通过AXI
‑
APB桥相连，AHB总线与APB0总线通过AHB
‑
APB桥相连。
[0010]优选的，所述AHB总线还挂载有EMAC、CRC硬件循环冗余校验单元、校验单元、USB通信端口和QSPI通信端口。
[0011]优选的，所述电能质量硬件算法单元包括硬件乘法单元、FFT数字滤波单元、FIR数字滤波单元、IIR数字滤波单元和三角函数加速器单元；其中，所述FFT算法单元用于电力谐波的分析和三相不平衡计算；所述FIR数字滤波单元和IIR数字滤波单元用于滤除电网高频噪声；所述三角函数加速器用于采用CORDIC算法以实现三角函数运算的硬件加速。
[0012]优选的，所述所述存储单元包括：SPRAM、DDR SDRAM和Boot ROM。
[0013]本专利技术的有益效果为：通过核心处理器、总线单元、存储单元、通信接口单元、DMA、电能质量硬件算法单元、时钟管理单元、加密单元、ADC采样模块和外设单元；所述核心处理器通过所述总线单元连接所述存储单元、通信接口单元、DMA、电能质量硬件算法单元、时钟管理单元、加密单元、ADC采样模块和外设单元。能够提供高效的专用电能质量通用测控的功能。
附图说明
[0014]图1是根据本专利技术的高性能电能质量通用测控芯片架构的示意图。
具体实施方式
[0015]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0016]应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
[0017]还应当理解，在本专利技术说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本专利技术。如在本专利技术说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
[0018]还应当进一步理解，在本专利技术说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
[0019]为了解决或者改善电能质量测量问题，提出如图1所示的一种高性能电能质量通用测控芯片架构，包括：核心处理器、总线单元、存储单元、通信接口单元、DMA、电能质量硬件算法单元、时钟管理单元、加密单元、ADC采样模块和外设单元；所述核心处理器通过所述总线单元连接所述存储单元、通信接口单元、DMA、电能质量硬件算法单元、时钟管理单元、加密单元、ADC采样模块和外设单元。
[0020]设置核心处理器用于提供数据处理线程，以完成各种功能，在本实施例中主要指涉及电能质量计算、分析的数据处理功能。通过总线功能，让芯片架构内部的各种组件能够相互连接，完成数据的交互。通过存储单元，能实现数据的存储，以供进行分析和保存。通过通信接口单元，能采集外部的数据以供芯片框架处理，也能实现芯片框架内内、内外之间的数据交互。通过(Direct Memory Access，直接存储器访问) 能够允许不同速度的硬件装置
来沟通，提高数据处理的效率。电能质量硬件算法单元为存储了数据处理算法代码的存储器或者是由电子元件组成的硬件形式的运算器，用于进行电能质量相关的数据处理。时钟管理单元提供时钟信号。加密单元用于实现数据的加密，防止数据的泄露。ADC采样模块用于转换电力模拟信号为数字信号以供处理。外设单元用于提供芯片框架必需的功能。
[0021]通过ADC采样模块进行模数转换，可以用于处理电力相关的数据。通过电能质量硬件算法单元能够按照预设的方式处理电力相关的数据得到电能质量对应的计算结果。通过核心处理器能够提供足够的处理能力。通过总线单元、存储单元、通信接口单元、DMA、时钟管理单元、加密单元和外设单元，能够辅助完成电能质量相关数值的计算。
[0022]所述核心处理器包括Cortex A7架构的CPU，所述核心处理器设置有浮点数处理单元本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高性能电能质量通用测控芯片架构，其特征在于，包括：核心处理器、总线单元、存储单元、通信接口单元、DMA、电能质量硬件算法单元、时钟管理单元、加密单元、ADC采样模块和外设单元；所述核心处理器通过所述总线单元连接所述存储单元、通信接口单元、DMA、电能质量硬件算法单元、时钟管理单元、加密单元、ADC采样模块和外设单元。2.根据权利要求1所述高性能电能质量通用测控芯片架构，其特征在于，所述核心处理器包括Cortex A7架构的CPU，所述核心处理器设置有浮点数处理单元，所述核心处理器的主频不小于800M。3.根据权利要求1所述高性能电能质量通用测控芯片架构，其特征在于，所述总线单元包括APB0总线、APB1总线、AXI总线和AHB总线；对应的，所述核心处理器通过所述APB0总线连接所述通信接口单元和所述ADC采样模块；所述核心处理器通过所述APB1总线连接所述时钟管理单元和所述外设单元；所述核心处理器通过所述AXI总线连接所述存储单元；所述核心处理器通过所述AHB总线连接所述DMA、所述加密单元和所述电能质量硬件算法单元。4.根据权利要求1所述高性能电能质量通用测控芯片架构，其特征在于，所述所述通信接口单元包括：I2C接口、SPI接口、SCI接口、UART接口、USB接口和QSPI接口。5.根据权利要求1所述高性能...

【专利技术属性】
技术研发人员：周柯，金庆忍，莫枝阅，王晓明，丘晓茵，
申请(专利权)人：广西电网有限责任公司电力科学研究院，
类型：发明
国别省市：