一种新型模拟源制造技术

一种新型模拟源，包括基带电路部分，射频通道电路部分和电源电路模块，其中，基带电路部分包括FPGA控制核心和DSP信号处理部分，DSP信号处理部分接收源数据，然后通过EMIF接口写入FPGA控制核心；FPGA控制核心中完成接收数据的加扰、编码、IQ映射、并串变换，同时在FPGA中完成多路射频芯片9361的接口设置和配置；射频通道电路部分由9361射频收发器、上变频模块、滤波电路及功率放大模块等构成，对多路射频信号中频处理，上变频，并实现射频信号的滤波和功率放大，最终输出多路功率为1W的射频信号；电源电路为整个系统提供各项二次电信号，为系统提供稳定的电源；本发明专利技术能够实现多路S频段射频信号的输出，最大的优势在于能够在基带部分完成源数据的定制化个性设置。分完成源数据的定制化个性设置。分完成源数据的定制化个性设置。

【技术实现步骤摘要】
一种新型模拟源


[0001]本专利技术涉及雷达测试
，尤其涉及一种新型模拟源。

技术介绍

[0002]目前，市面上通用的雷达模拟源设备，具有对于发送的源数据能够进行适当修改、按照用户要求进行协议编排、或在源数据中进行额外加扰，交织等功能，但都难以实现功能匹配，无法完全满足个性化产品研制的测试需要，另外，针对某型雷达产品的定制需求测试时，现有产品也没有将更多的参数设置交由用户更改，给产品测试带来很大障碍。专利申请CN104345304A公开了一种低散射雷达中频回波信号模拟源，该模拟源包含：微控制单元、及与其依次连接的中频信号产生及调理单元、中频混频单元，及为上述单元提供电源的电源单元，在直接数字频率合成技术的基础上，采用了二次混频技术，增加了信号源的有效工作带宽，但该专利技术通过两路中频信号的混频输出，对输出功率无特定说明，无法实现完全功能测试覆盖。

技术实现思路

[0003]为了克服上述现有技术存在的问题，本专利技术的目的在于提出一种新型模拟源，能够实现多路S频段射频信号的输出，在基带部分完成源数据的定制化个性设置，相比通用雷达模拟源，灵活性更高，适用性更广，用于相关雷达设备产品的设计、调试、测试时，具有更高效，更方便、更快捷的优点。
[0004]为了实现上述目的，本专利技术采用的技术方案为：
[0005]一种新型模拟源，包括基带电路部分、射频通道电路部分和电源电路部分，所述的基带电路部分包括PHY千兆网接口，PHY千兆网接口与DSP信号处理部分数据交互，DSP信号处理部分分别与第一配置电路及DDR存储芯片数据交互，并对数进行处理，进行源数据交织、格式编排、协议组帧，然后将处理之后的数据写入FPGA控制核心，FPGA控制核心分别与第二配置电路和Nandflash电路数据交互，并对数进行处理，将处理之后的数据传输至射频通道电路部分；
[0006]射频通道电路部分包括多组并行且依次连接的9361射频收发器、上变频模块、滤波电路及功率放大模块，完成多路射频信号中频处理，上变频，然后对射频信号滤波和功率放大，最终输出多路射频信号；
[0007]电源电路部分为基带电路部分、射频通道电路部分提供二次电信号、完成电压转换和稳定的电源输出。
[0008]所述DSP信号处理部分将处理之后的数据写入FPGA控制核心为通过EMIF接口写入。
[0009]所述基带电路部分的DSP信号处理部分采用TMS320C6748芯片，将PHY千兆网电路输入的源数据，进行源数据交织、格式编排、协议组帧；所述第一配置电路采用SPI FLASH芯片，由DSP信号处理部分控制其地址，数据，命令总线，在系统上电初始，加载SPI FLASH内部
存储的配置文件，为TMS320C6748芯片进行上电配置；所述DDR存储芯片采用MT41K256M16HA芯片，完成数据的缓存，在源数据处理过程中，通过地址、数据总线和DDR存储芯片实现高速数据交换。
[0010]所述FPGA控制核心采用XILINX V5系列FPGA芯片，对DSP信号处理部分传输数据进行加扰、编码、IQ映射、并串变换，同时在FPGA控制核心中完成多路9361射频收发器的接口配置；所述第二配置电路采用S25FL128型号flash，在系统上电初始，由FPGA控制核心控制其地址，数据，命令总线，完成FPGA控制核心配置文件的串行加载过程。
[0011]所述射频通道电路部分最终输出多路射频信号的功率为1W。
[0012]所述射频通道电路部分通过9361射频收发器进行射频信号自动增益控制、DA转换、中频滤波、频点、带宽功能，9361射频收发器的初始化配置由FPGA在上电初始过程中完成。
[0013]所述上变频模块通过超外差混频、间接频率合成，完成信号到S频段的转换，输出能够满足雷达设备测试需求的3GHz～3.5GHz的射频信号。
[0014]所述滤波电路对上变频模块输出的S频段射频信号滤波，对带外信号进行抑制，然后通过功放模块完成射频信号的功率放大，实现1W的射频信号输出，并保证较小的带内波动，满足输出要求。
[0015]所述电源电路部分包括LTM4644和74LV164245电源芯片，其中，LTM4644电源芯片主要完成二次电源转换，输出包括1.0V，1.2V，1.5V，2.5V电压信号，74LV164245电源芯片输出包括1.8V，2.5V电压信号。
[0016]本专利技术与现有技术相比，带来的有益效果是：
[0017]本专利技术在基带部分配置了DSP信号处理部分和FPGA控制核心，在这二者中，增加了更多的源数据定制化处理功能，能够实现多种协议编排，提供额外的数据交织、加扰等处理能力，同时开放更多的射频收发器参数设置接口，提高对定制化雷达产品测试的针对性，解决通用雷达模拟源的不足，加快产品开发周期，提高研制效率。
附图说明
[0018]图1为本专利技术的系统示意框图。
具体实施方式
[0019]以下结合附图，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用于解释本专利技术，并不用于限定本专利技术。
[0020]如图1，一种新型模拟源，包括基带电路部分，射频通道电路部分和电源电路部分。
[0021]基带电路部分从数据输入端开始，设有PHY千兆网接口，PHY千兆网接口采用88E1518芯片，由DSP信号处理部分内部产生各种控制信号，如接收控制门控RX_CTR，接收数据RXD等信号的控制，实现对PHY千兆网接口的实时控制，接收从网口输入的源数据，在实际测试过程中，源数据的类型包括规律的累加数、递减数，跳变数和定制的模板数据，一次满足不同要求下产品的测试需要。
[0022]进一步，源数据通过PHY千兆网接口采用网络协议传输到DSP信号处理部分中，DSP信号处理部分采用TMS320C6748芯片，同时，为配合DSP信号处理部分进行源数据的下一步
处理，DSP信号处理部分的芯片外围设有第一配置电路和DDR存储电路，第一配置电路采用SPI FLASH芯片，由DSP信号处理部分控制其地址，数据，命令总线，在系统上电初始，加载SPI FLASH内部存储的配置文件，为TMS320C6748进行上电配置；DDR存储芯片采用镁光公司的MT41K256M16HA，使用三颗DDR存储芯片完成数据的缓存，DSP信号处理部分内部产生RAS、CAS、WE、CKE、DM等控制信号，在源数据处理过程中，通过地址、数据总线和DDR存储芯片实现高速数据交换。
[0023]进一步，在DSP信号处理部分的芯片TMS320C6748内部，对源数据进行数据交织、格式编排、协议组帧等功能，并将处理之后的数据通过EMIF接口写入FPGA控制核心，数据交织功能可按照用户设置进行选择，格式编排支持自定义格式和协议约定格式，协议组帧过程也可由用户按照标准传输协议进行裁剪，或者部分修改，最大程度提供基带数据处理的灵活性。
[0024]进一步，源数据在DSP信号处理部分内部完成流程处理后，由EMIF接口传本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型模拟源，包括基带电路部分、射频通道电路部分和电源电路部分，其特征在于：所述的基带电路部分包括PHY千兆网接口，PHY千兆网接口与DSP信号处理部分数据交互，DSP信号处理部分分别与第一配置电路及DDR存储芯片数据交互，并对数进行处理，进行源数据交织、格式编排、协议组帧，然后将处理之后的数据写入FPGA控制核心，FPGA控制核心分别与第二配置电路和Nandflash电路数据交互，并对数进行处理，将处理之后的数据传输至射频通道电路部分；射频通道电路部分包括多组并行且依次连接的9361射频收发器、上变频模块、滤波电路及功率放大模块，完成多路射频信号中频处理，上变频，然后对射频信号滤波和功率放大，最终输出多路射频信号；电源电路部分为基带电路部分、射频通道电路部分提供二次电信号、完成电压转换和稳定的电源输出。2.根据权利要求1所述的一种新型模拟源，其特征在于：所述DSP信号处理部分将处理之后的数据写入FPGA控制核心为通过EMIF接口写入。3.根据权利要求1所述的一种新型模拟源，其特征在于：所述基带电路部分的DSP信号处理部分采用TMS320C6748芯片，将PHY千兆网接口输入的源数据，进行源数据交织、格式编排、协议组帧；所述第一配置电路采用SPI FLASH芯片，由DSP信号处理部分控制其地址，数据，命令总线，在系统上电初始，加载SPI FLASH内部存储的配置文件，为TMS320C6748芯片进行上电配置；所述DDR存储芯片采用MT41K256M16HA芯片，完成数据的缓存，在源数据处理过程中，通过地址、数据总线和DDR存储芯片实现高速数据交换。4.根据权利要求1所述的一...

【专利技术属性】
技术研发人员：王明伟，李党超，黄宝娟，张育林，杨荣，李铭，
申请(专利权)人：西安交通大学，
类型：发明
国别省市：