一种低栅漏电容梯型栅沟槽型的功率器件制造技术

本实用新型专利技术提供了一种低栅漏电容梯型栅沟槽型的功率器件，包括：碳化硅衬底，漂移层，所述漂移层设于所述碳化硅衬底的上侧面，所述漂移层上设有一掩蔽层；夹断区，所述夹断区底部连接至所述漂移层，所述夹断区内设有源区；梯形槽，所述梯形槽上宽下窄，所述梯形槽底部设于所述漂移层上，且连接至所述掩蔽层，所述梯形槽穿过所述夹断区，所述梯形槽内设有栅极绝缘层；栅极，所述栅极连接至所述栅极绝缘层；源极金属层，所述源极金属层连接至所述源区顶部以及夹断区顶部；栅极金属层，所述栅极金属层连接至所述栅极；以及，漏极金属层，所述漏极金属层连接至所述碳化硅衬底下侧面；将功率器件的栅电容进行减少，从而提高器件的开关速度。度。度。

【技术实现步骤摘要】
一种低栅漏电容梯型栅沟槽型的功率器件


[0001]本技术涉及一种低栅漏电容梯型栅沟槽型的功率器件。

技术介绍

[0002]SiC器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
[0003]然而由于SiC临界击穿场强特别高而栅氧质量较差，在沟槽型SiC MOSFET中，栅氧在其底端，角度最小处电场集中，电场强度极大，故需要解决沟槽型栅底端的电场强度过大问题。随着电力电子应用对于高功率密度的追求越来越高，器件栅电容和开关速度对于电源模块的功率密度提高有着至关重要的影响。

技术实现思路

[0004]本技术要解决的技术问题，在于提供一种低栅漏电容梯型栅沟槽型的功率器件，在不影响器件性能的基础上，将功率器件的栅电容进行减少，从而提高器件的开关速度。
[0005]本技术是这样实现的：一种低栅漏电容梯型栅沟槽型的功率器件，包括：
[0006]一碳化硅衬底，
[0007]一漂移层，所述漂移层设于所述碳化硅衬底的上侧面，所述漂移层上设有一掩蔽层；
[0008]一夹断区，所述夹断区底部连接至所述漂移层，所述夹断区内设有源区；
[0009]一梯形槽，所述梯形槽上宽下窄，所述梯形槽底部设于所述漂移层上，且连接至所述掩蔽层，所述梯形槽穿过所述夹断区，所述梯形槽内设有栅极绝缘层；
[0010]一栅极，所述栅极连接至所述栅极绝缘层；
[0011]一源极金属层，所述源极金属层连接至所述源区顶部以及夹断区顶部；
[0012]一栅极金属层，所述栅极金属层连接至所述栅极；
[0013]以及，一漏极金属层，所述漏极金属层连接至所述碳化硅衬底下侧面。
[0014]进一步地，所述掩蔽层的厚度为0.3～0.5微米。
[0015]进一步地，所述栅极以及栅极绝缘层的形状均为梯形。
[0016]进一步地，所述夹断区的掺杂浓度小于源区的掺杂浓度，高于漂移层的掺杂浓度。
[0017]进一步地，所述碳化硅衬底、漂移层以及源区为N型，所述夹断区为P型。
[0018]本技术的优点在于：
[0019]一、该功率器件的栅极为梯形，该梯形栅随着从源区、夹断区直至漂移区深度的增加，其宽度逐渐减小直至在最低处达到最小宽度；
[0020]二、在梯形栅下端增加掩蔽层，该掩蔽层可以将梯形栅下方的电场集中进行抵消，提高栅耐压能力；
[0021]三、该功率器件的夹断区与梯形栅相匹配，控制夹断区边界与梯形栅距离不随深度变化，从而实现良好的栅控能力；
[0022]四、该栅极与漏极对应的面积小，故其栅漏电容相应减小，可以提高器件的开关速度。
附图说明
[0023]下面参照附图结合实施例对本技术作进一步的说明。
[0024]图1是本技术一种低栅漏电容梯型栅沟槽型的功率器件的结构示意图。
[0025]图2是本技术一种低栅漏电容梯型栅沟槽型的功率器件的制造方法流程图一。
[0026]图3是本技术一种低栅漏电容梯型栅沟槽型的功率器件的制造方法流程图二。
[0027]图4是本技术一种低栅漏电容梯型栅沟槽型的功率器件的制造方法流程图三。
[0028]图5是本技术一种低栅漏电容梯型栅沟槽型的功率器件的制造方法流程图四。
[0029]图6是本技术一种低栅漏电容梯型栅沟槽型的功率器件的制造方法流程图五。
[0030]图7是本技术一种低栅漏电容梯型栅沟槽型的功率器件的制造方法流程图六。
[0031]图8是本技术一种低栅漏电容梯型栅沟槽型的功率器件的制造方法流程图七。
[0032]图9是本技术一种低栅漏电容梯型栅沟槽型的功率器件的制造方法流程图八。
具体实施方式
[0033]如图1所示，本技术一种低栅漏电容梯型栅沟槽型的功率器件，包括：
[0034]一碳化硅衬底1，
[0035]一漂移层2，所述漂移层2设于所述碳化硅衬底1的上侧面，所述漂移层2上设有一掩蔽层21，所述掩蔽层21的厚度为0.3～0.5微米；
[0036]一夹断区3，所述夹断区3底部连接至所述漂移层2，所述夹断区3内设有源区31；
[0037]一梯形槽4，所述梯形槽4上宽下窄(该梯形为等腰梯形，梯形的短的一端朝下)，所述梯形槽4底部设于所述漂移层2上，且连接至所述掩蔽层21，所述梯形槽4穿过所述夹断区3，所述梯形槽4内设有栅极绝缘层41，该栅极绝缘层41的底部与掩蔽层21顶部连接；
[0038]一栅极5，所述栅极5连接至所述栅极绝缘层41，所述栅极5以及栅极绝缘层41的形状均为梯形；
[0039]一源极金属层6，所述源极金属层6连接至所述源区31顶部以及夹断区3顶部；
[0040]一栅极金属层7，所述栅极金属层7连接至所述栅极5；
[0041]以及，一漏极金属层8，所述漏极金属层8连接至所述碳化硅衬底1下侧面。
[0042]所述夹断区3的掺杂浓度小于源区31的掺杂浓度，高于漂移层2的掺杂浓度；所述碳化硅衬底1、漂移层2以及源区31为N型，所述夹断区3为P型。
[0043]栅极5的形状为梯形，呈现与栅极金属层7相接处为梯形长边，在漂移层2内为梯形短边。因为短边相应的面积小，可以降低栅漏电容，对于提高器件开关速度有很好的改善；
[0044]其栅极5短边处有一层掩蔽层21，该掩蔽层21将随着梯形边减小导致的栅电场的集中通过寄生的pn结进行耐压的改善，从而优化功率器件的击穿电压；
[0045]其源区31是n型重掺杂，实现源区31和源极金属层6的欧姆接触。
[0046]其夹断区3为p型掺杂，掺杂浓度要小于源区，高于漂移层；蔽层21包围了栅极绝缘层41的电场最高的底端，有效降低了栅氧的电场强度，提高了栅氧可靠性。同时降低了栅和漏的交叠面积，有效降低了栅电容，提高了器件的开关速度。
[0047]如图2至9所示，上述功率器件的制造方法，包括如下步骤：
[0048]步骤1、在具备有漂移层2的碳化硅衬底1上形成阻挡层9，并对阻挡层9蚀刻形成掩蔽层通孔，通过掩蔽层通孔进行离子注入，形成掩蔽层21，所述掩蔽层21的厚度为0.3～0.5微米；
[0049]步骤2、清除阻挡层9，在漂移层2上进行离子注入，形成夹断区3；
[0050]步骤3、在夹断区3上重新形成阻挡层9，并对阻挡层9、夹断区3、漂移层2和掩蔽层21蚀刻形成梯形槽4，所述梯形槽上宽下窄，然后氧化栅极区，形成栅极绝缘层41；
[0051]步骤4、在栅极绝缘层41上进行淀积，形成栅极5，所述栅极5以及栅极绝缘层41的形状均为梯形；
[0052]步骤5、在夹断区3上重新形成阻挡层9，并对阻挡层9蚀刻形成源区通孔，通过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低栅漏电容梯型栅沟槽型的功率器件，其特征在于，包括：一碳化硅衬底，一漂移层，所述漂移层设于所述碳化硅衬底的上侧面，所述漂移层上设有一掩蔽层；一夹断区，所述夹断区底部连接至所述漂移层，所述夹断区内设有源区；一梯形槽，所述梯形槽上宽下窄，所述梯形槽底部设于所述漂移层上，且连接至所述掩蔽层，所述梯形槽穿过所述夹断区，所述梯形槽内设有栅极绝缘层；一栅极，所述栅极连接至所述栅极绝缘层；一源极金属层，所述源极金属层连接至所述源区顶部以及夹断区顶部；一栅极金属层，所述栅极金属层连接至所述栅极；以及，一漏极金属层，所述漏极金属...

【专利技术属性】
技术研发人员：张瑜洁，张长沙，何佳，李佳帅，
申请(专利权)人：浏阳泰科天润半导体技术有限公司，
类型：新型
国别省市：