一种CMOS图像传感器及其制备方法技术

本发明专利技术公开了一种CMOS图像传感器及其制备方法，涉及光电探测技术领域；包括钳位光电二极管和转移晶体管；钳位光电二极管包括P型外延层以及多个像素单元，像素单元包括N型埋层、P型钳位层和P型埋层；多个N型埋层将P型埋层包裹在内，P型钳位层形成于N型埋层的上方；P型外延层将P型钳位层和N型埋层包裹在内基于传统的PPD像元结构进行结构上的改进，通过多个N型埋层将P型埋层包裹在内将P型埋层隔离，增大了光电二极管的耗尽区宽度，从而提高了PN结电容，使得像素单元的量子效率和满阱容量提高，分布在N型埋层内部的P型埋层使得N型埋层更容易在曝光前被耗尽，减小复位噪声。减小复位噪声。减小复位噪声。

【技术实现步骤摘要】
一种CMOS图像传感器及其制备方法


[0001]本专利技术涉及光电探测
，具体涉及一种CMOS图像传感器及其制备方法。

技术介绍

[0002]随着CMOS工艺技术的不断发展，以及用户提出的高分辨率成像系统的需求，CMOS图像传感器的像元尺寸越来越小已经成为新的发展趋势。但是，像元尺寸的缩小意味着光敏单元尺寸的缩小，从而限制了PPD的光电转换效率，最终导致CMOS图像传感器性能，如量子效率等的恶化。
[0003]因此为了适应小尺寸像元，改善像元结构，从而获得具有高量子效率的CMOS图像传感器是当前的研究方向之一。
[0004]为了增大CMOS图像传感器的量子效率，通常采用的方法是尽量增大钳位光电二极管的耗尽区宽度。为了增大耗尽区宽度常采用的方法一般有两种，一种是增大转移晶体管的栅极电压，但是过大的电压会导致带间隧穿漏电，相当于增大了暗电流，而且此电压很难由外围电路产生；另一种是增大钳位光电二极管中N型埋层的结深，这种方法需要增大形成N型埋层是离子注入的能量形成，然而高能量注入不仅会造成钳位光电二极管中N型埋层的掺杂浓度峰值远本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CMOS图像传感器，其特征在于，包括位于衬底上的钳位光电二极管和转移晶体管；所述钳位光电二极管包括P型外延层以及多个像素单元，所述像素单元包括：N型埋层、P型钳位层和P型埋层；P型埋层由至少两个P型子埋层交叠分布，多个N型埋层将P型埋层包裹在内，P型钳位层形成于N型埋层的上方；P型外延层将P型钳位层和N型埋层包裹在内。2.根据权利要求1所述的一种CMOS图像传感器，其特征在于，至少两个P型子埋层纵向交叠分布构成P型埋层，N型埋层包裹在P型埋层的四周。3.根据权利要求2所述的一种CMOS图像传感器，其特征在于，所述N型埋层包括至少一个横向N型子埋层和至少四个纵向N型子埋层，纵向N型子埋层沿P型埋层四周分布，横向N型子埋层分布在纵向N型子埋层的右侧。4.根据权利要求3所述的一种CMOS图像传感器，其特征在于，所述P型埋层形成的截面为矩形，P型埋层和纵向N型子埋层形成的截面为矩形，P型钳位层、N型埋层和P型埋层形成的截面为矩形。5.根据权利要求3所述的一种CMOS图像传感器，其特征在于，P型埋层的掺杂浓度大于P型外延层的掺杂浓度；P型钳位层的掺杂浓度大于P型埋层的掺杂浓度；横向N型子埋层的掺杂浓度大于纵向N型子埋层的掺杂浓度；位于P型埋层顶部的纵向N型子埋层掺杂浓度大于位于P型埋层两侧的纵向N型子埋层的掺杂浓度；位于P型埋层两侧的纵向N型子埋层掺杂浓度相等；位于P型埋层两侧的纵向N型子埋层掺杂浓度大于位于P型埋层底部的纵向N型子埋层掺杂浓度。6.根据权利要求5所述的一种CMOS图像传感器，其特征在于，P型钳位层和P型子埋层...

【专利技术属性】
技术研发人员：吕坚，冯燕，杨胜洲，刘佳灿，阙隆成，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：