阵列基板及其制作方法技术

本申请涉及一种阵列基板及其制作方法，属于显示技术领域，所述阵列基板，包括沿第一方向依次层叠的基板、栅极、栅极绝缘层、有源层和设于有源层上的源电极和漏电极，基板上设有凹槽，栅极嵌入凹槽内，栅极的靠近栅极绝缘层的一侧表面与基板的靠近栅极绝缘层的一侧表面平齐。根据本申请的阵列基板，通过将栅极完全嵌设于基板内，能够按照需求增加信号线宽，同时有利于阵列基板的平整化，降低后续镀膜制线过程中各种薄膜线爬坡断层的风险，降低工艺难度，提高产品良品率。提高产品良品率。提高产品良品率。

【技术实现步骤摘要】
阵列基板及其制作方法


[0001]本申请涉及显示
，尤其涉及一种阵列基板及其制作方法。

技术介绍

[0002]随着对液晶显示器技术的逐步成熟，人们对液晶显示器提出了更高的要求：高分辨率、大尺寸、高刷新率等。由于面板内部金属信号线存在阻抗，信号从一端传递到末端，信号会逐渐衰减，随着面板尺寸、刷新率的增加，这种衰减程度逐渐被放大，造成信号线起始端与末端信号差异较大，造成面板显示出现画异。
[0003]为避免这种现象，最直接的方法就是减小信号线的阻抗，减少信号线的阻抗的方法主要包括：增加信号线宽，但是这种方法信号线宽增加，导致有效显示面积减少，光透过面积减小，会牺牲面板的穿透率，同时线宽增加还会导致寄生电容增加。采用低阻抗的材质，目前主流采用Al、Cu等材质，阻抗更低的Au、Ag等金属价格较高，且加工工艺复杂，不切实际。增加信号线的厚度，这种方法膜厚的增加是有限制的，因为信号线是金属薄膜通过蚀刻工艺图案化得到，蚀刻工艺有严重的侧蚀刻特性，薄膜厚度增加，蚀刻时间相应会增加，侧蚀刻越严重，会导致线宽变细，最终蚀刻出来的信号线截面是呈梯形现状，膜厚会存在极限的厚度，无法满足需求。

技术实现思路

[0004]本申请旨在至少解决现有技术中存在的技术问题。为此，本申请提出一种阵列基板，能够在按照需求增加栅极厚度的同时有利于阵列基板的平整化，降低后续镀膜制线过程中各种薄膜线爬坡断层的风险。
[0005]根据本申请实施例的阵列基板，包括沿第一方向依次层叠的基板、栅极、栅极绝缘层、有源层和设于有源层上的源电极和漏电极，基板上设有凹槽，栅极嵌入凹槽内，栅极的靠近栅极绝缘层的一侧表面与基板的靠近栅极绝缘层的一侧表面平齐。
[0006]根据本申请实施例的阵列基板，有源层与源电极之间以及有源层与漏电极之间均设有欧姆接触层。
[0007]可选地，欧姆接触层上设有容纳槽，源电极的至少一部分和漏电极的至少一部分分别嵌设于对应的容纳槽中。
[0008]可选地，源电极的远离有源层的一侧表面与对应的欧姆接触层的远离有源层的一侧表面平齐，且漏电极的远离有源层的一侧表面与对应的欧姆接触层的远离有源层的一侧表面平齐。
[0009]可选地，欧姆接触层包括依次层叠的第一层和第二层，第一层限定出对应的容纳槽的底壁，第二层限定出对应的容纳槽的侧壁。
[0010]可选地，第一层的厚度为和/或第二层的厚度为
[0011]根据本申请实施例的阵列基板，栅极绝缘层包括SiO2或者SiNX中的一种，栅极绝缘层的厚度为
[0012]根据本申请实施例的阵列基板，有源层的厚度为
[0013]根据本申请实施例的阵列基板的制作方法，用于上述的阵列基板，包括：
[0014]提供一基板，在基板上涂布光刻胶层，通过一道光刻制程在基板的对应位置蚀刻出凹槽，对基板进行清洗和预烘烤；
[0015]采用黄光制程将光刻胶图案化；
[0016]在光刻胶层上沉积第一金属层，第一金属层的厚度与凹槽的深度相同；
[0017]通过剥离液将光刻胶层清洗，得到沉积于凹槽中的第一金属层作为栅极；
[0018]沉积栅极绝缘薄膜，并通过黄光制程将栅极绝缘薄膜图案化作为栅极绝缘层；
[0019]在栅极绝缘层上沉积半导体薄膜层，并通过黄光制程将半导体薄膜层图案化作为有源层；
[0020]在有源层上沉积欧姆接触层；
[0021]在欧姆接触层上沉积第二金属层，通过黄光制程将第二金属层图案化得到源电极和漏电极。
[0022]可选地，在有源层上沉积欧姆接触层包括：在有源层上沉积一层欧姆接触层作为第一层；在第一层上沉积一层欧姆接触层通过黄光制程图案化之后作为第二层。
[0023]根据本申请实施例的阵列基板，通过将栅极完全嵌设于基板内，能够按照需求增加信号线宽即增加栅极厚度，有利于阵列基板的平整化，降低后续镀膜制线过程中各种薄膜线爬坡断层的风险，降低工艺难度，提高产品良品率。
[0024]根据本申请实施例的阵列基板的制作方法，通过将栅极完全嵌设于基板内，在后续的镀膜制线过程中，降低了各种薄膜线爬坡断层的风险，工艺简单，产品良品率高。
附图说明
[0025]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
[0026]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0027]图1为根据本申请的实施例一的阵列基板的截面图；
[0028]图2为根据本申请的实施例二的阵列基板的截面图；
[0029]图3
‑
图6为根据本申请的实施例一和实施例二的制作方法相同工序对应的结构示意图；
[0030]图7
‑
图9为根据本申请的实施例一的制作方法不同工序对应的结构示意图；
[0031]图10
‑
图13为根据本申请的实施例二的制作方法不同工序对应的结构示意图；
[0032]图14为根据本申请的一些实施例的制作方法的流程图。
[0033]附图标记：
[0034]阵列基板1，
[0035]基板10，凹槽11，栅极20，栅极绝缘层30，有源层40，源电极50，漏电极60，欧姆接触层70，第一层71，第二层72，容纳槽722，绝缘保护层80，过孔81，像素电极90，
[0036]光刻胶层1a，第一金属层1b。
具体实施方式
[0037]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0038]如图1所示，根据本申请实施例的阵列基板101，包括沿第一方向依次层叠的基板10、栅极20、栅极绝缘层30、有源层40和设于有源层40上的源电极50和漏电极60。其中，沿第一方向，源电极50和漏电极60相对设于有源层40远离栅极绝缘层30的一侧。
[0039]具体地，基板10上设有凹槽11，栅极20嵌入凹槽11内，栅极20的靠近栅极绝缘层30的一侧表面与基板10的靠近栅极绝缘层30的一侧表面平齐。通常基板10的厚度是远大于信号线的厚度的，如此将栅极20完全嵌设于基板10内，能够在按照需要增加栅极20厚度的同时有利于阵列基板101的平整化，降低后续镀膜制线过程中各种薄膜线爬坡断层的风险，降低工艺难度，提高产品良品率。
[0040]可以理解的是，“栅极20的靠近栅极绝缘层30的一侧表面与基板10的靠近栅极绝缘层30的一侧表面平齐”是指在加工工艺误差允许的范本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，包括沿第一方向依次层叠的基板、栅极、栅极绝缘层、有源层和设于所述有源层上的源电极和漏电极，其特征在于，所述基板上设有凹槽，所述栅极嵌入所述凹槽内，所述栅极的靠近所述栅极绝缘层的一侧表面与所述基板的靠近所述栅极绝缘层的一侧表面平齐。2.根据权利要求1所述的阵列基板，其特征在于，所述有源层与所述源电极之间以及所述有源层与所述漏电极之间均设有欧姆接触层。3.根据权利要求2所述的阵列基板，其特征在于，所述欧姆接触层上设有容纳槽，所述源电极的至少一部分和所述漏电极的至少一部分分别嵌设于对应的所述容纳槽中。4.根据权利要求3所述的阵列基板，其特征在于，所述源电极的远离所述有源层的一侧表面与对应的所述欧姆接触层的远离所述有源层的一侧表面平齐，且所述漏电极的远离所述有源层的一侧表面与对应的所述欧姆接触层的远离所述有源层的一侧表面平齐。5.根据权利要求3所述的阵列基板，其特征在于，所述欧姆接触层包括依次层叠的第一层和第二层，所述第一层限定出对应的所述容纳槽的底壁，所述第二层限定出对应的所述容纳槽的侧壁。6.根据权利要求5所述的阵列基板，其特征在于，所述第一层的厚度为和/或所述第二层的厚度为7.根据权利要求1所述的阵列基板，其特征...

【专利技术属性】
技术研发人员：鲜济遥，康报虹，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：