本发明专利技术提供了一种集成电路的布线优化方法、优化装置和相关设备，其中布线优化方法包括：确定目标走线，目标走线为集成电路中任一存在时序违例的走线；将集成电路的一个布线层确定为目标布线层，目标布线层为目标走线所在布线层或目标走线顶部的任一布线层；确定目标布线层是否存在目标区域，目标区域用于使在其内部绕线的目标走线的走线间距大于目标走线的当前走线间距；若目标布线层存在目标区域，对目标走线进行重新绕线，并使目标走线在目标区域内部绕线，从而可以使得重新绕线后目标走线的走线间距较大，进而可以减小或消除目标走线的串扰。线的串扰。线的串扰。
【技术实现步骤摘要】
一种集成电路的布线优化方法、优化装置和相关设备
[0001]本专利技术涉及集成电路设计
，具体涉及一种集成电路的布线优化方法、优化装置和相关设备。
技术介绍
[0002]集成电路设计包括前端功能设计阶段和后端物理实现阶段。前端功能设计阶段包括逻辑设计与综合等，后端物理实现阶段包括芯片布局、时钟综合以及布线等。在布线阶段，需要对时钟线以及信号线等走线进行合理的布线，以满足芯片面积等要求。但是，目前的布线方式容易导致走线之间出现串扰，影响走线对信号的传输效果。
技术实现思路
[0003]有鉴于此，本专利技术致力于提供一种集成电路的布线优化方法、优化装置和相关设备，以更合理地优化布线，避免因走线间的串扰影响信号的传输效果。
[0004]第一方面，本专利技术提供了一种集成电路的布线优化方法，包括：确定目标走线，所述目标走线为集成电路中任一存在时序违例的走线；将所述集成电路的一个布线层确定为目标布线层，所述目标布线层为所述目标走线所在布线层或所述目标走线顶部的任一布线层；确定所述目标布线层是否存在目标区域，所述目标区域用于使在其内部绕线的所述目标走线的走线间距大于所述目标走线的当前走线间距；若所述目标布线层存在所述目标区域，对所述目标走线进行重新绕线，并使所述目标走线在所述目标区域内部绕线。
[0005]可选地，若所述目标布线层不存在所述目标区域，将所述集成电路的下一个布线层确定为目标布线层；其中，下一个目标布线层位于前一个目标布线层的顶部。
[0006]可选地，所述确定所述目标布线层是否存在目标区域包括：将所述目标布线层与所述目标走线对应的区域确定为起始区域；确定所述起始区域周边预设距离内是否存在目标区域；若所述周边预设距离内存在目标区域，则所述目标布线层存在目标区域。
[0007]可选地，所述确定所述起始区域周边预设距离内是否存在目标区域包括：将远离所述起始区域的一个方向确定为目标方向；沿所述目标方向将所述起始区域预设距离内的区域分为多个子区域；确定所述多个子区域中是否存在目标子区域，所述目标子区域内的走线密度小于预设密度，所述预设密度小于所述目标走线的当前走线密度；若存在所述目标子区域，则所述预设距离内存在所述目标区域。
[0008]可选地，若不存在所述目标子区域，将远离所述起始区域的另一个方向确定为目标方向。
[0009]可选地，所述目标方向与所述目标走线的延伸方向垂直。
[0010]可选地，所述子区域的长度大于或等于所述目标走线的长度，所述子区域的宽度至少大于所述目标走线的宽度与所述目标走线的当前走线间距之和。
[0011]可选地，所述预设距离的范围为45μm~55μm；所述预设密度的范围为25%~35%。
[0012]可选地，所述对所述目标走线进行重新绕线包括：根据第一预设约束和第二预设约束，对所述目标走线进行重新绕线；所述第一预设约束用于使所述目标走线的最低布线层为所述目标布线层，使所述目标走线在所述目标区域内部绕线；所述第二预设约束用于使重新绕线后所述目标走线的走线间距至少为重新绕线前所述目标走线的走线间距的两倍。
[0013]第二方面，本专利技术提供了一种集成电路的布线优化装置，包括：第一处理单元，用于确定目标走线，所述目标走线为集成电路中任一存在时序违例的走线；第二处理单元，用于将所述集成电路的一个布线层确定为目标布线层，所述目标布线层为所述目标走线所在布线层或所述目标走线顶部的任一布线层；第三处理单元，用于确定所述目标布线层是否存在目标区域，所述目标区域用于使在其内部绕线的所述目标走线的走线间距大于所述目标走线的当前走线间距，若所述目标布线层存在所述目标区域，对所述目标走线进行重新绕线，并使所述目标走线在所述目标区域内部绕线。
[0014]第三方面，本专利技术提供了一种电子设备，包括：存储器，用于存储至少一组指令；处理器，用于执行所述至少一组指令，以执行如上任一项所述的集成电路的布线优化方法。
[0015]第四方面，本专利技术提供了一种可读存储介质，所述可读存储介质存储至少一组指令，所述至少一组指令用于使处理器执行如上任一项所述的集成电路的布线优化方法。
[0016]本专利技术提供的集成电路的布线优化方法、优化装置和相关设备，确定存在时序违例的目标走线之后，将集成电路的一个布线层确定为目标布线层，该目标布线层为目标走线所在布线层或目标走线顶部的任一布线层，若目标布线层存在目标区域，该目标区域用于使在其内部绕线的目标走线的走线间距大于目标走线的当前走线间距，则对目标走线进行重新绕线，并使目标走线在目标区域内部绕线，从而可以使得重新绕线后目标走线的走线间距较大，进而可以减小或消除目标走线的串扰，提高目标走线对信号的传输效果。
附图说明
[0017]通过结合附图对本申请实施例进行更详细的描述，本申请的上述以及其他目的、特征和优势将变得更加明显。附图用来提供对本申请实施例的进一步理解，并且构成说明书的一部分，与本申请实施例一起用于解释本申请，并不构成对本申请的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
[0018]图1为一种集成电路的剖面结构示意图。
[0019]图2为一种布线层的俯视结构示意图。
[0020]图3为本专利技术实施例提供的一种集成电路的布线优化方法的流程图。
[0021]图4为本专利技术实施例提供的一个目标布线层的俯视结构示意图。
[0022]图5为图4所示的目标布线层在一条目标走线重新绕线后的俯视结构示意图。
[0023]图6为图4所示的目标布线层在多条目标走线重新绕线后的俯视结构示意图。
[0024]图7为本专利技术实施例提供的一种目标区域的确定方式示意图。
[0025]图8为本专利技术实施例提供的另一种目标区域的确定方式示意图。
[0026]图9为本专利技术实施例提供的另一种目标区域的确定方式示意图。
[0027]图10为本专利技术实施例提供的另一个目标布线层的俯视结构示意图。
[0028]图11为本专利技术实施例提供的一种集成电路的布线优化装置的结构示意图。
[0029]图12为本专利技术实施例提供的一种电子设备的结构示意图。
具体实施方式
[0030]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0031]如图1所示，图1为一种集成电路的剖面结构示意图，每个集成电路都包括多个层叠设置的布线层20，该布线层20一般为金属层。每个布线层20都包括多条走线201，相邻布线层20之间具有绝缘层21，相邻布线层20的走线201通过贯穿绝缘层21的过孔202电连接。
[0032]如图2所示，图2为一种布线层的俯视结构示意图，在同一布线层的多条走线201中，若相邻走线201之间的间距d1较小，会导致相邻本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种集成电路的布线优化方法，其特征在于，包括：确定目标走线，所述目标走线为集成电路中任一存在时序违例的走线；将所述集成电路的一个布线层确定为目标布线层，所述目标布线层为所述目标走线所在布线层或所述目标走线顶部的任一布线层；确定所述目标布线层是否存在目标区域，所述目标区域用于使在其内部绕线的所述目标走线的走线间距大于所述目标走线的当前走线间距；若所述目标布线层存在所述目标区域，对所述目标走线进行重新绕线，并使所述目标走线在所述目标区域内部绕线。2.根据权利要求1所述的布线优化方法，其特征在于，若所述目标布线层不存在所述目标区域，将所述集成电路的下一个布线层确定为目标布线层；其中，下一个目标布线层位于前一个目标布线层的顶部。3.根据权利要求1所述的布线优化方法，其特征在于，所述确定所述目标布线层是否存在目标区域包括：将所述目标布线层与所述目标走线对应的区域确定为起始区域；确定所述起始区域周边预设距离内是否存在目标区域；若所述周边预设距离内存在目标区域，则所述目标布线层存在目标区域。4.根据权利要求3所述的布线优化方法，其特征在于，所述确定所述起始区域周边预设距离内是否存在目标区域包括：将远离所述起始区域的一个方向确定为目标方向；沿所述目标方向将所述起始区域预设距离内的区域分为多个子区域；确定所述多个子区域中是否存在目标子区域，所述目标子区域内的走线密度小于预设密度，所述预设密度小于所述目标走线的当前走线密度；若存在所述目标子区域，则所述预设距离内存在所述目标区域。5.根据权利要求4所述的布线优化方法，其特征在于，若不存在所述目标子区域，将远离所述起始区域的另一个方向确定为目标方向。6.根据权利要求4或5所述的布线优化方法，其特征在于，所述目标方向与所述目标走线的延伸方向垂...
【专利技术属性】
技术研发人员：金文江，蒋剑锋，王翠娜，黄薇，黄轩昂，杨磊，文明宇，边少鲜，
申请(专利权)人：飞腾信息技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。