一种低插损PIN二极管限幅器制造技术

本实用新型专利技术提供一种低插损PIN二极管限幅器，所述限幅器从其输入端到输出端包括以微带线主线依次连接的第一级PIN二极管、射频扼流电感、第二级PIN二极管和第三级PIN二极管，所述第一级PIN二极管内包含偶数个相同规格的PIN二极管，且第一级PIN二极管内的多个PIN二极管均设置在微带线主线的上侧和下侧，且上侧和下侧的PIN二极管并联在微带线主线上且个数一致；所述射频扼流电感串联在微带线主线上。本实用新型专利技术采用微带功分折线型多级联PIN二极管来实现大信号下限幅的功能，该限幅器在电磁波频率为0～2GHz时尤为适用。波频率为0～2GHz时尤为适用。波频率为0～2GHz时尤为适用。

【技术实现步骤摘要】
一种低插损PIN二极管限幅器


[0001]本技术属于对电磁波的限幅领域，具体涉及一种低插损PIN二极管限幅器。

技术介绍

[0002]现如今，限幅器的作用主要在于对敏感器件的保护。当输入端为小功率电磁波信号，则可直接通过；当输入端的电磁波功率过大时，如果直接通入到设备内部，则会对敏感器件产生损害，甚至烧毁。因此将其功率限制在保护范围内，将对系统和设备的正常运转起到至关重要的作用。
[0003]由于近年来GaN等大功率放大器的出现，电磁波信号的功率大幅度提高，同时面对定向雷达的高功率辐射，传统的单片PIN限幅器(其耐受程度即耐受功率为10～100W)已经无法满足要求，需要更大功率的限幅器来保护接收端元件与系统。彭龙新和戴家赟等人于2021年6月在《电子与封装》中公开“电流垂直流动集成大功率PIN限幅MMIC技术”，其中提出一款SiC衬底Si PIN异质限幅器，但是其尺寸为3.3mm
×
3.1mm。该异质限幅器体积过大，且设计复杂，在一些小型化芯片中的使用受到限制。
[0004]为了让限幅器能有多种性能，有一种设计会利用混合集成电路工艺，如孔令甲和要志宏等人于2015年10月在《半导体技术》中公开“S波段平衡式限幅MMIC低噪声放大器设计”，其中采用PIN二极管与肖特基二极管结合的两级限幅器，添加扼流电感提供二极管导通的直流回路。但由于肖特基二极管的反向漏电流值为正温度特性，容易随着温度升高而急剧变大，因此在长时间使用的过程中，肖特基二极管的工作环境会受到温度限制，需注意其热失控隐患。而若通过添加多种不同的二极管来解决该问题，则不但使限幅器体积增大、结构变复杂、成本提高，而且连效果也并无明显好转。
[0005]限幅器的体积大小影响限幅器的散热和耐受程度，因此本技术旨在解决现有限幅器为提高耐受程度而引起的插入损耗大、结构复杂、体积大以及无法在较为严苛的环境中工作的技术问题。
[0006]因此，本领域需要一种新的PIN二极管限幅器。

技术实现思路

[0007]因此，本技术首先提供一种对电磁波的限幅方法和PIN二极管限幅器，所述方法和限幅器可以解决现有限幅器为提高耐受程度而引起的插入损耗大、结构复杂、体积大以及无法在较为严苛的环境中工作的问题中的部分或全部问题。
[0008]本技术提供一种PIN二极管限幅器，所述限幅器从其输入端到输出端包括以微带线主线依次连接的第一级PIN二极管、射频扼流电感、第二级PIN二极管和第三级PIN二极管，所述第一级PIN二极管内包含偶数个相同规格的PIN二极管，且第一级PIN二极管内的多个PIN二极管均设置在微带线主线的上侧和下侧，且上侧和下侧的PIN二极管并联在微带线主线上且个数一致；所述射频扼流电感串联在微带线主线上；所述第二级PIN二极管内包含偶数个相同规格的PIN二极管，且第二级PIN二极管内的多个PIN二极管均设置在微带线
主线的上侧和下侧，且上侧和下侧的PIN二极管并联在微带线主线上且个数一致；所述第三级PIN二极管内包含偶数个相同规格的PIN二极管，且第三级PIN二极管内的多个PIN二极管均设置在微带线主线的上侧和下侧，且上侧和下侧的PIN二极管并联在微带线主线上且个数一致。
[0009]在一种具体的实施方式中，所述微带线包括功分器、折线结构一和折线结构二，所述第一级PIN二极管包括12个相同规格的PIN二极管，且在微带线主线的上侧和下侧各设置有6个PIN二极管，上侧和下侧的PIN二极管各使用一个T字型功分器并联连接在微带线主线上，且上侧和下侧的PIN二极管均是每3个PIN二极管串联成一组，再与另外3个串联成一组的PIN二极管并联在功分器上；所述折线结构一设置在第一级PIN二极管和射频扼流电感之间，所述折线结构二设置在射频扼流电感和第二级PIN二极管之间。
[0010]在一种具体的实施方式中，所述第二级PIN二极管包括6个以内相同规格的PIN二极管，且在微带线主线的上侧和下侧各设置有1～3个PIN二极管；所述第三级PIN二极管包括6个以内相同规格的PIN二极管，且在微带线主线的上侧和下侧各设置有1～3个PIN二极管；且第三级PIN二极管内的PIN二极管总数小于等于第二级PIN二极管内的PIN二极管总数。
[0011]在一种具体的实施方式中，第一级PIN二极管内的12个PIN二极管方向一致，第二级PIN二极管内的多个PIN二极管方向一致，第三级PIN二极管内的多个PIN二极管方向一致。
[0012]在一种具体的实施方式中，第一级PIN二极管、第二级PIN二极管和第三级PIN二极管内的全部PIN二极管方向一致。
[0013]在一种具体的实施方式中，第一级PIN二极管、第二级PIN二极管和第三级PIN二极管中的每个PIN二极管的终端均连接过孔接地。
[0014]在一种具体的实施方式中，第二级PIN二极管内的多个PIN二极管与第三级PIN二极管内的多个PIN二极管的长度和宽度尺寸均小于第一级PIN二极管内的12个PIN二极管的长度和宽度尺寸。
[0015]在一种具体的实施方式中，第二级PIN二极管内的多个PIN二极管与第三级PIN二极管内的多个PIN二极管的长度和宽度尺寸均为L2和H2，第一级PIN二极管内的12个PIN二极管的长度和宽度尺寸均为L1和H1，且L2＜L1，H2＜H1。
[0016]在一种具体的实施方式中，所述折线结构一和折线结构二均包含一段单边开口而含三条边的矩形结构。
[0017]本技术至少具备如下有益效果：本技术采用微带功分折线型多级联PIN二极管来实现大信号下限幅的功能，该限幅器在电磁波频率为0～2GHz时尤为适用。且具体地：
[0018]1)本技术所述限幅器的插入损耗低至0.282dB，明显优于现有技术。
[0019]2)本技术的限幅器整体尺寸可缩小至1.7
×
0.9mm，明显优于现有技术。
[0020]3)本技术中射频扼流电感的使用影响限幅器的性能，尤其在阻抗匹配中效果最为明显；本技术所述限幅器可以最大程度提升耐受程度和散热速度。
[0021]总的来说，本技术提供一种小型高耐受限幅器，它对处于待保护的敏感器件接收端的电磁波信号按照特定的功率进行划分，低于该功率值的信号可以以低插入损耗通
过，而高于该功率值的信号则产生较大反射。PIN二极管限幅器一般运用在组成调频调制的发射器中，保护其接收端；也可为电路提供尖峰保护；运用于现代设备电磁防护中，因此在众多电路防护的系统和设备中，都能使用本技术所述的限幅方法和限幅器。
附图说明
[0022]图1为本技术所述限幅器结构的俯视示意图。
[0023]图2为本技术所述限幅器经过ADS软件仿真模拟的插入损耗与频率的结果图。
[0024]图3为本技术所述限幅器经过ADS软件仿真模拟的回波损耗与频率的结果图。
[0025]图4为本技术所述限幅器经过ADS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低插损PIN二极管限幅器，其特征在于，所述限幅器从其输入端到输出端包括以微带线(1)主线依次连接的第一级PIN二极管(3)、射频扼流电感(2)、第二级PIN二极管(4)和第三级PIN二极管(5)，所述第一级PIN二极管(3)内包含偶数个相同规格的PIN二极管，且第一级PIN二极管(3)内的多个PIN二极管均设置在微带线主线的上侧和下侧，且上侧和下侧的PIN二极管并联在微带线主线上且个数一致；所述射频扼流电感(2)串联在微带线主线上；所述第二级PIN二极管(4)内包含偶数个相同规格的PIN二极管，且第二级PIN二极管(4)内的多个PIN二极管均设置在微带线主线的上侧和下侧，且上侧和下侧的PIN二极管并联在微带线主线上且个数一致；所述第三级PIN二极管(5)内包含偶数个相同规格的PIN二极管，且第三级PIN二极管(5)内的多个PIN二极管均设置在微带线主线的上侧和下侧，且上侧和下侧的PIN二极管并联在微带线主线上且个数一致。2.根据权利要求1所述的低插损PIN二极管限幅器，其特征在于，所述微带线(1)包括功分器(11)、折线结构一(12)和折线结构二(13)，所述第一级PIN二极管(3)包括12个相同规格的PIN二极管，且在微带线主线的上侧和下侧各设置有6个PIN二极管，上侧和下侧的PIN二极管各使用一个T字型功分器(11)并联连接在微带线主线上，且上侧和下侧的PIN二极管均是每3个PIN二极管串联成一组，再与另外3个串联成一组的PIN二极管并联在功分器(11)上；所述折线结构一(12)设置在第一级PIN二极管(3)和射频扼流电感(2)之间，所述折线结构二(13)设置在射频扼流电感(2)和第二级PIN二极管(4)之间。3.根据权利要求2所述的低插损PIN二极管限幅器，其特征在于，所述第二级PIN二极管(4)包括6个以内相同规格的P...

【专利技术属性】
技术研发人员：郭志清，褚海森，
申请(专利权)人：湖南芯引向科技有限责任公司，
类型：新型
国别省市：