一种BTO结构的制备方法技术

本发明专利技术提供一种BTO结构的制备方法，于第一导电类型外延层中形成沟槽，采用CVD法于沟槽内形成氧化硅层，而后形成氮化硅层，通过刻蚀法去除部分氧化硅层及氮化硅层后，于沟槽内形成栅氧化层及栅多晶硅层；本发明专利技术可于沟槽底部形成均匀性容易控制、一致性较优的底部氧化硅层，且本发明专利技术制备工艺简单、成本低、重现性好。好。好。

【技术实现步骤摘要】
一种BTO结构的制备方法


[0001]本专利技术涉及半导体制备领域，尤其涉及一种BTO结构的制备方法。

技术介绍

[0002]底部厚氧化层(BTO)结构是一种常见的减小功率绝缘栅场效应晶体管的Cgd电容的方法。传统的BTO制备方法基本都是采用高密度等离子体(HDP)方式沉积氧化层，然后使用化学机械研磨和湿法刻蚀方法将氧化层刻蚀到需要的厚度，以形成BTO结构。由于高密度等离子体也会导致外延层中硅的刻蚀，因此这种方式会导致沟槽底部的氧化层厚度的波动，进而影响栅结构的一致性。
[0003]因此，提供一种新型BTO结构的制备方法，实属必要。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种BTO结构的制备方法，用于解决现有技术中HDP氧化层厚度波动的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种BTO结构的制备方法，包括以下步骤：
[0006]提供半导体基底，所述半导体基底包括第一导电类型外延层；
[0007]于所述第一导电类型外延层上形成掩膜层，并本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种BTO结构的制备方法，其特征在于，包括以下步骤：提供半导体基底，所述半导体基底包括第一导电类型外延层；于所述第一导电类型外延层上形成掩膜层，并图形化所述掩膜层，以定义沟槽区域；刻蚀所述第一导电类型外延层，形成沟槽；采用CVD法形成氧化硅层，所述氧化硅层覆盖所述沟槽的底部及侧壁；形成氮化硅层，所述氮化硅层覆盖所述氧化硅层；进行平坦化处理，去除位于所述第一导电类型外延层表面上的所述氮化硅层及所述氧化硅层，以显露所述第一导电类型外延层；采用刻蚀法，去除位于所述沟槽的侧壁上的所述氧化硅层，保留位于所述沟槽的底部的所述氧化硅层，形成底部氧化硅层；采用刻蚀法，去除位于所述沟槽内的所述氮化硅层；形成栅氧化层，所述栅氧化层覆盖显露的所述沟槽的侧壁，且所述底部氧化硅层的厚度大于所述栅氧化层；形成栅多晶硅层，所述栅多晶硅层填充所述沟槽；进行平坦化处理，去除位于所述第一导电类型外延层表面上的所述栅多晶硅层。2.根据权利要求1所述的BTO结构的制备方法，其特征在于：形成的所述底部氧化硅层的厚度与所述沟槽的开口宽度的比值D的范围为0＜D＜0.5。3.根据权利要求1所述的BTO结构的制备方法，其特征在于：形成的所述底部氧化硅层的厚度为0.01...

【专利技术属性】
技术研发人员：郭亮良，
申请(专利权)人：瑶芯微电子科技上海有限公司，
类型：发明
国别省市：