一种基于Sram的新型数字型存内计算装置制造方法及图纸

本发明专利技术涉及一种基于Sram的新型数字型存内计算装置。所述新型数字型存内计算装置包括：Sram权重阵列模块、输入端口、与门阵列模块、计数阵列模块和数字式称重配置模块。其中，Sram权重阵列模块用于存储计算权重；输入端口用于获取输入数据；与门阵列模块用于基于计算权重和输入数据得到计算结果；计数阵列模块对计算结果进行计数操作得到计数结果；数字式称重配置模块用于基于计数结果生成最终的计算结果，进而能够在不过多的增加面积的基础上，提高神经网络进行加速时的并行度。提高神经网络进行加速时的并行度。提高神经网络进行加速时的并行度。

【技术实现步骤摘要】
一种基于Sram的新型数字型存内计算装置


[0001]本专利技术涉及电子元器件
，特别是涉及一种基于Sram的新型数字型存内计算装置。

技术介绍

[0002]随着边缘计算的需求增加，冯诺伊曼体系也逐渐到了瓶颈。此时出现了存内计算的概念，存内计算通过对原有的存储阵列增加计算结构，实现了在阵列中的乘累加计算，大大降低了功耗。但现有的存内计算针对神经网络进行加速时，存在并行度低等缺点。

技术实现思路

[0003]为解决现有技术存在的上述确定，本专利技术提供了一种基于Sram的新型数字型存内计算装置。
[0004]为实现上述目的，本专利技术提供了如下方案：一种基于Sram的新型数字型存内计算装置，包括：Sram权重阵列模块，用于存储计算权重；输入端口，用于获取输入数据；与门阵列模块，分别与所述Sram权重阵列模块和所述输入端口连接，用于基于所述计算权重和所述输入数据得到计算结果；计数阵列模块，与所述与门阵列模块连接，用于对所述计算结果进行计数操作得到计数结果；数字式称重配置模块，与所述计数阵列模块连接，用于基于所述计数结果生成最终的计算结果。
[0005]优先地，所述Sram权重阵列模块包括N
×
M个Sram bitcell。
[0006]优先地，所述Sram权重阵列模块中第i行的M个Sram bitcell用于存储第i个权重的位数，i=1,2，...，N。
[0007]优先地，N=16。
[0008]优先地，所述与门阵列模块包括1
×<br/>M个与门。
[0009]优先地，所述计数阵列模块包括1
×
M个计数器。
[0010]优先地，M=16。
[0011]根据本专利技术提供的具体实施例，本专利技术公开了以下技术效果：本专利技术提供的基于Sram的新型数字型存内计算装置，包括：Sram权重阵列模块、输入端口、与门阵列模块、计数阵列模块和数字式称重配置模块。其中，Sram权重阵列模块用于存储计算权重；输入端口用于获取输入数据；与门阵列模块用于基于计算权重和输入数据得到计算结果；计数阵列模块对计算结果进行计数操作得到计数结果；数字式称重配置模块用于基于计数结果生成最终的计算结果，进而能够在不过多的增加面积的基础上，提高神经网络进行加速时的并行度。
附图说明
[0012]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0013]图1为本专利技术实施例提供的基于Sram的新型数字型存内计算装置的结构示意图。
具体实施方式
[0014]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0015]本专利技术的目的是提供一种基于Sram的新型数字型存内计算装置，在不过多的增加面积的基础上，能够提高神经网络进行加速时的并行度。
[0016]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。
[0017]本专利技术提供的基于Sram的新型数字型存内计算装置，包括：Sram权重阵列模块、输入端口、与门阵列模块、计数阵列模块和数字式称重配置模块。与门阵列模块分别与Sram权重阵列模块和输入端口连接。计数阵列模块与与门阵列模块连接。数字式称重配置模块与计数阵列模块连接。其中，Sram权重阵列模块用于存储计算权重。输入端口用于获取输入数据。与门阵列模块用于基于计算权重和输入数据得到计算结果。计数阵列模块用于对计算结果进行计数操作得到计数结果。数字式称重配置模块用于基于计数结果生成最终的计算结果。其中，Sram权重阵列模块包括N
×
M个Sram bitcell。Sram权重阵列模块中第i行的M个Sram bitcell用于存储第i个权重的位数，i=1,2，...，N。与门阵列模块包括1
×
M个与门。计数阵列模块包括1
×
M个计数器。
[0018]下面以Sram权重阵列模块包括16
×
16个Sram bitcell为例，对本专利技术上述提供的基于sram的新型数字型存内计算装置的具体工作原理进行说明，在实际应用过程中，Sram bitcell的个数可以依据实际需求进行选择。
[0019]如图1所示，Sram权重阵列模块中每个方框为一个Sram bitcell，权重按照如图1所示的方式存放：W1存在第一行上，第一行的16个Sram bitcell分别存放W1的16位数（即Wi[j]，i=1,2,...,N，j=0,1,2,...,M）。其位线和输入数据每一位都做“与”（也就是乘）的操作。计算结果会给一个计数器，如果计数器的结果为1，则计数器累计加1。
[0020]本实施例中，新型数字型存内计算装置的计算过程采用了时分复用的思路：首先将权重按照上述方式写入阵列，然后进行计算，每个计算周期首先打开一行，进行Sram的读操作，则这一行的数据会反映在位线上，位线上的数据和输入数据做与之后，如果结果为1，则该位的数据累计加1。下一个周期打开下一行，如果结果为1，则再次累计，若为0，则不累计。这样16个周期后完成了每一位分别的累计和。最后按照高低位的权重，数字式称重配置模块（digital weight configuration module）会把数据组合起来，成为最终的结果。
[0021]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他
实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0022]本文中应用了具体个例对本专利技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本专利技术的方法及其核心思想；同时，对于本领域的一般技术人员，依据本专利技术的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本专利技术的限制。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于Sram的新型数字型存内计算装置，其特征在于，包括：Sram权重阵列模块，用于存储计算权重；输入端口，用于获取输入数据；与门阵列模块，分别与所述Sram权重阵列模块和所述输入端口连接，用于基于所述计算权重和所述输入数据得到计算结果；计数阵列模块，与所述与门阵列模块连接，用于对所述计算结果进行计数操作得到计数结果；数字式称重配置模块，与所述计数阵列模块连接，用于基于所述计数结果生成最终的计算结果。2.根据权利要求1所述的基于Sram的新型数字型存内计算装置，其特征在于，所述Sram权重阵列模块包括N
×
M个Sram bitcell。3.根据权利要求2所述的基于Sram的...

【专利技术属性】
技术研发人员：乔树山，李润成，尚德龙，周玉梅，
申请(专利权)人：中科南京智能技术研究院，
类型：发明
国别省市：