一种半导体器件的制造方法技术

本发明专利技术提供了一种半导体器件的制造方法，该制造方法包括：提供一基底；在基底上沉积牺牲膜层；在牺牲膜层及基底中形成位线接触塞图案，位线接触塞图案包括多个位线接触塞；去除牺牲膜层；在基底上形成位线图案，位线图案包括多根位线。通过在形成位线接触塞图案之前，先在基底表面沉积一层牺牲膜层；在形成位线接触塞图案之后，去除牺牲膜层，从而防止位线接触塞处相对基底的其他位置高度较低，消除位线接触塞与基底其他位置的高度差，使位线接触塞处的高度与基底的其他位置高度平齐。从而在后续形成位线图案时，能够防止位线接触塞处的位线的侧面被刻蚀，能够防止位线在位线接触塞处的线宽缩减，防止出现位线电阻升高或位线断裂等不良现象。等不良现象。等不良现象。

【技术实现步骤摘要】
一种半导体器件的制造方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体器件的制造方法。

技术介绍

[0002]在诸如动态随机存取存储器等的存储器中，位线以及位线接触塞是存储器中的重要结构。位线通过位线接触塞与晶体管中的源极电连接，以实现读写操作。目前在制造位线接触塞及位线时，由于制造工艺的特性，为了完全分离位线接触节点，必须进行过刻蚀，从而使位线接触塞相对其他位置高度较低。之后在沉积位线材料层时，位线材料层在位线接触塞处的高度也较低。在后续刻蚀位线材料层形成位线时，由于位线材料层在位线接触塞处的高度较低，会使位线接触塞处的位线的侧面被刻蚀，导致位线在位线接触塞处的线宽缩减，从而导致位线电阻升高或位线断裂等不良现象。

技术实现思路

[0003]本专利技术提供了一种半导体器件的制造方法，用于防止位线在位线接触塞处的线宽缩减，防止出现位线电阻升高或位线断裂等不良现象。
[0004]本专利技术提供了一种半导体器件的制造方法，该制造方法包括：提供一基底；在基底上沉积牺牲膜层；在牺牲膜层及基底中形成位线接触塞图案本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供一基底；在所述基底上沉积牺牲膜层；在所述牺牲膜层及所述基底中形成位线接触塞图案，其中，所述位线接触塞图案包含多个位线接触塞；去除所述牺牲膜层；在所述基底上形成位线图案，其中，所述位线图案包含多根位线，且每个位线接触塞与一根位线接触。2.如权利要求1所述的制造方法，其特征在于，在所述牺牲膜层及所述基底中形成位线接触塞图案包括：从上向下依次刻蚀所述牺牲膜层及基底，在所述基底及牺牲膜层中形成位线接触孔图案，其中，所述位线接触孔图案包括多个位线接触孔；在所述位线接触孔图案中形成所述位线接触塞图案，其中，所述位线接触塞图案包括填充在每个所述位线接触孔内的位线接触塞。3.如权利要求2所述的制造方法，其特征在于，所述在所述位线接触孔图案中形成所述位线接触塞图案包括：在所述位线接触孔图案中填充位线接触塞材料，使所述位线接触塞材料填满所述位线接触孔图案，并在所述牺牲膜层表面形成位线接触塞材料层；去除形成在所述牺牲膜层表面的位线接触塞材料层，得到形成在所述位线接触孔图案中的所述位线接触塞图案。4.如权利要求2所述的制造方法，其特征在于，在所述基底上形成所述牺牲膜层之前，所述制造方法还包括：在所述基底上沉积第一阻挡层，所述牺牲膜层沉积在所述第一阻挡层上；所...

【专利技术属性】
技术研发人员：李春雨，杨涛，李俊峰，王文武，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：