半导体存储装置制造方法及图纸

提供一种半导体存储装置，与活化字线的位置无关，该半导体存储装置可以抑制干扰的发生。一种半导体存储装置，包括多个字线、位线、多个存储器单元，连接到多个字线中的任何一条字线和位线，感测放大器，连接到位线；以及控制部，以控制使位于多个字线中的活化字线越靠近感测放大器，活化感测放大器的时序就越晚。活化感测放大器的时序就越晚。活化感测放大器的时序就越晚。

【技术实现步骤摘要】
半导体存储装置


[0001]本专利技术与半导体存储装置有关。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory,DRAM)等的半导体存储装置已知包括具有以矩阵配置的多个存储器单元的存储器单元阵列(例如，专利文献1)。
[0003]如图1中(a)所示，半导体存储装置的存储器单元阵列中包括感测放大器列，该感测放大器列包括在X方向以一定间隔配置的多个感测放大器，以及字线驱动器列，该字线驱动器列包括在Y方向以一定间隔配置的多个感测放大器。
[0004]每一个字线驱动器是驱动与其自身电连接的字线(在图1示例中，wl(n)，wl(n+1)，wl(n+α)，其中n和α是任意整数)的电路，借由从列解码器等输出的信号以控制操作而被配置。另外，连接到各个字线驱动器的多个字线在Y方向以一定间隔设置，并往X方向延伸。
[0005]每一个感测放大器是驱动与其自身电连接的位线(在图1示例中，bl(k)，bl(k+β)，其中n和β是任意整数)的电路，例如，被配置为借由从行解码器等输出的信号控制以使控制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，包括：多个字线；位线；多个存储器单元，连接到该多个字线中的任何一条字线和该位线；感测放大器，连接到该位线；以及控制部，控制以使在该多个字线中的活化字线的位置越靠近该感测放大器，活化该感测放大器的时序就越晚。2.如权利要求1所述的半导体存储装置，其特征在于，根据表示该多个字线中的活化字线的信号，该控制部控制活化该感测放大器的时序。3.如权利要求1所述的半导体存储装置，其特征在于，该控制部包括：电路部，当输入用于活化该多个字线中的任何一条字线的信号时，延迟输出用于活化感测放大器的信...

【专利技术属性】
技术研发人员：佐藤贵彦，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：