一种基于ZYNQ的DDS时钟发生器制造技术

本申请提供一种基于ZYNQ的DDS时钟发生器，包括：ZYNQ芯片，PL侧和DDS芯片的输入侧连接，PS侧用于连接外部控制器；其中，所述ZYNQ芯片的FPGA位于所述PL侧，所述ZYNQ芯片的ARM位于所述PS侧，所述FPGA与所述ARM连接；所述DDS芯片的输出侧连接信号调理电路的输入侧，所述信号调理电路的输出侧连接过零检测电路的输入侧，所述过零检测电路的输出侧用于输出时钟信号。本申请通过的时钟发生器可以提高时钟发生器的适用性、节省FPGA的逻辑资源，提高时钟发生器的使用效率及时钟电路的整体性能。发生器的使用效率及时钟电路的整体性能。发生器的使用效率及时钟电路的整体性能。

【技术实现步骤摘要】
一种基于ZYNQ的DDS时钟发生器


[0001]本申请涉及时钟发生器领域，具体涉及一种基于ZYNQ的DDS时钟发生器。

技术介绍

[0002]时钟电路的工作原理是单片机外部接上振荡器(也可以是内部振荡器)提供高频脉冲经过分频处理后，成为单片机内部时钟信号，作为片内各部件协调工作的控制信号。作用是来配合外部晶体实现振荡的电路，这样可以为单片机提供运行时钟。
[0003]时钟电路是微型计算机的心脏，它控制着计算机的运行节奏。CPU就是通过复杂的时钟电路完成不同的指令功能的。如果没有时钟电路来产生时钟驱动单片机，单片机是无法工作的。
[0004]时钟信号可以由两种方式产生：一种是内部方式，利用芯片内部的振荡电路，产生时钟信号：另一种为外部方式，时钟信号由外部引入。
[0005]时钟电路是硬件电路能够正常运行必不可少的电路。在硬件电路中，常用的时钟源是单一频率，因此电路设计时根据需求可以选择合适频率的晶振。但是在某些特定应用场景时，使用的时钟频率不是固定的，而是根据需求进行改变，单一固定频率的晶振并不能满足实际需求。
[0006]专利技术人发现，现有的FPGA芯片连接DDS芯片的作为时钟电路的方式，由于FPGA接收上位机指令需要例化模块，模拟通信模块，这将会导致占用FPGA芯片中大量的逻辑资源，导致时钟电路的整体性能降低。

技术实现思路

[0007]有鉴于此，本申请提供了一种基于ZYNQ的DDS时钟发生器，以解决现有技术中时钟电路性能相对较低技术问题。
[0008]本申请提供了一种基于ZYNQ的DDS时钟发生器，包括：
[0009]ZYNQ芯片，包括PL侧和PS侧，PL侧和DDS芯片的输入侧连接，PS侧用于连接外部控制器；其中，所述ZYNQ芯片的FPGA位于所述PL侧，所述ZYNQ芯片的ARM位于所述PS侧，所述FPGA与所述ARM连接；
[0010]所述DDS芯片的输出侧连接信号调理电路的输入侧，所述信号调理电路的输出侧连接过零检测电路的输入侧，所述过零检测电路的输出侧用于输出时钟信号。
[0011]可选地，所述PS侧设置有以太网接口，所述以太网接口包括RJ45接口。
[0012]可选地，所述PS侧设置有SPI接口；和/或
[0013]所述PS侧设置有串行接口，所述串行接口包括USB接口。
[0014]可选地，所述基于ZYNQ的DDS时钟发生器还包括电源接口，所述电源接口用于将DDS时钟发生器与电源连接，以为所述ZYNQ芯片、所述DDS芯片、所述信号调理电路、所述过零检测电路提供电能。
[0015]可选地，所述电源接口包括Micro USB接口、type
‑
C接口、PIN接口。
[0016]可选地，输入所述电源接口的电流包括5V/1A的直流、3.3V/1.5A的直流。
[0017]本申请提供的基于ZYNQ的DDS时钟发生器，至少具有如下有益效果：
[0018]本申请提供的基于ZYNQ的DDS时钟发生器，将DDS与ZYNQ芯片连接，可以便于通过上位机向ZYNQ芯片的ARM对应的PS侧发送控制指令，其中控制指令用于控制DDS芯片输出的正弦电流信号的频率，之后ARM再将指令转给FPGA，节省了FPGA的逻辑资源，也降低了FPGA的逻辑开发难度，提高了时钟电路的整体性能。
[0019]与此同时，本申请提供的基于ZYNQ的DDS时钟发生器，过零检测电路将正弦波转换为方波，作为时钟信号更加适用。
[0020]除此之外，本申请提供的基于ZYNQ的DDS时钟发生器，在ZYNQ芯片的PS侧预留多种接口，方便对时钟发生器二次开发及拓展，提高了时钟发生器的使用效率。
附图说明
[0021]为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。需要说明的是，下面描述中的附图是示意性的而不应理解为对本申请进行任何限制，在附图中：
[0022]图1示出了本申请一个实施方式中的基于ZYNQ的DDS时钟发生器的结构示意图。
具体实施方式
[0023]为了使本申请实施方式的目的、技术方案和优点更加清楚，下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请所要保护的范围。
[0024]在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0025]在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0026]此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0027]请参阅图1，本申请提供了一种基于ZYNQ的DDS时钟发生器，包括：
[0028]ZYNQ芯片，所述ZYNQ芯片包括PL侧和PS侧，PL侧和DDS芯片的输入侧连接，PS侧用
于连接外部控制器；其中，所述ZYNQ芯片的FPGA位于所述PL侧，所述ZYNQ芯片的ARM位于所述PS侧，所述FPGA与所述ARM连接；
[0029]所述DDS芯片的输出侧连接信号调理电路的输入侧，所述信号调理电路的输出侧连接过零检测电路的输入侧，所述过零检测电路的输出侧用于输出时钟信号。
[0030]参阅图1所示，在本实施方式中，具体地，电源用于向整个时钟发生器供电。DDS芯片可以根据ZYNQ芯片的配置产生不同频率的正弦电流信号，信号调理电路用于将DDS芯片产生的正弦电流信号转换为正弦电压信号。过零检测电路用于将正弦电压信号转换为50％占空比的脉冲信号，该脉冲信号即为输出的时钟信号，可为其他电路直接使用。
[0031]ZYNQ芯片是一种将ARM和FPGA结合起来的处理器芯片，ZYNQ芯片内部的FPGA与ARM之间连接有数据传输通道，以进行数据传输。ZYNQ芯片既有FPGA的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于ZYNQ的DDS时钟发生器，其特征在于，包括：ZYNQ芯片，包括PL侧和PS侧，PL侧和DDS芯片的输入侧连接，PS侧用于连接外部控制器；其中，所述ZYNQ芯片的FPGA位于所述PL侧，所述ZYNQ芯片的ARM位于所述PS侧，所述FPGA与所述ARM连接；所述DDS芯片的输出侧连接信号调理电路的输入侧，所述信号调理电路的输出侧连接过零检测电路的输入侧，所述过零检测电路的输出侧用于输出时钟信号。2.根据权利要求1所述的基于ZYNQ的DDS时钟发生器，其特征在于，还包括：所述PS侧设置有以太网接口，所述以太网接口包括RJ45接口；和/或所述PS侧设置有SPI接口；和...

【专利技术属性】
技术研发人员：聂泳忠，张新睿，李红星，
申请(专利权)人：西人马西安测控科技有限公司，
类型：新型
国别省市：