基于数字逻辑芯片的多路信号源制造技术

本申请涉及信号源领域，提供一种基于数字逻辑芯片的多路信号源，该信号源包括：信号产生模块；信号产生模块包括数字逻辑芯片和多个转换器芯片，数字逻辑芯片包括多路并行的多位直接数字频率合成DDS模块；数字逻辑芯片确定多路并行信号的相位增量值；将相位增量值输入至多路并行的多位直接数字频率合成DDS模块中，通过高速传输接口输出多路串行化的高速数字信号；转换器芯片在数字逻辑芯片的控制下，输出多路频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号。本申请实施例提供的基于数字逻辑芯片的多路信号源实现输出多路的频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的信号。度要求的信号。度要求的信号。

【技术实现步骤摘要】
基于数字逻辑芯片的多路信号源


[0001]本申请涉及信号源领域，尤其涉及一种基于数字逻辑芯片的多路信号源。

技术介绍

[0002]在测试测量领域中，信号源的使用非常广泛，很多系统的测试都需要信号源做为激励或者基准；但是常规的信号源一般都是一台设备产生一路信号，当需要多路信号源时就需要多台设备一起来组建，因此会导致成本增加且系统结构变得复杂。同时，早期的频率合成技术工作不稳定、不易调试、精度不高和可靠性不强。

技术实现思路

[0003]本申请提供一种基于数字逻辑芯片的多路信号源，旨在输出多路独立频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号。
[0004]本申请提供一种基于数字逻辑芯片的多路信号源，所述基于数字逻辑芯片的多路信号源包括信号产生模块；所述信号产生模块包括数字逻辑芯片和多个转换器芯片，且所述数字逻辑芯片与多个所述转换器芯片连接，其中，所述数字逻辑芯片包括多路并行的多位直接数字频率合成DDS模块；所述数字逻辑芯片根据多路并行信号的初始相位和相位变化量，确定所述多路并行信号的相位增量值；将所述相位增量值输入至所述多路并行的多位直接数字频率合成DDS模块中，并通过所述数字逻辑芯片的高速传输接口输出多路串行化的高速数字信号；所述转换器芯片在所述数字逻辑芯片的控制下，将多路所述串行化的高速数字信号进行数模转换，输出多路频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号。
[0005]根据本申请提供的一种基于数字逻辑芯片的多路信号源，所述基于数字逻辑芯片的多路信号源还包括显示控制模块；所述数字逻辑芯片包括现场可编程门阵列FPGA，所述转换器芯片包括数模转换DA芯片，所述多路并行的多位直接数字频率合成DDS模块包括16路并行的48位直接数字频率合成DDS模块，所述多路并行信号包括16路并行信号；所述显示控制模块与所述信号产生模块连接，用于显示所述信号产生模块的状态信息；所述现场可编程门阵列FPGA根据所述16路并行信号的初始相位和相位变化量，确定所述16路并行信号的相位增量值；将所述相位增量值输入至所述16路并行的48位直接数字频率合成DDS模块中，并通过所述现场可编程门阵列FPGA的高速传输接口输出多路所述串行化的高速数字信号；所述数模转换DA芯片在所述现场可编程门阵列FPGA的控制下，将多路所述串行化的高速数字信号进行数模转换，输出多路所述频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号。
[0006]根据本申请提供的一种基于数字逻辑芯片的多路信号源，所述16路并行的48位直接数字频率合成DDS模块在调整所述16路并行信号的频率对应的相位时，根据新输出的相位计算出当前时刻的相位变化量；在所述当前时刻的相位变化量的基础上，将其变化的相位增量值一同更新，除当前时刻之外的其他时刻的相位按照其原始相位增量值继续累加，以使得相位连续可调。
[0007]根据本申请提供的一种基于数字逻辑芯片的多路信号源，所述信号产生模块还包括电源单元、时钟单元、存储芯片和多个信号调理单元；其中，所述电源单元的输出端分别与所述时钟单元、所述现场可编程门阵列FPGA、多个所述数模转换DA芯片、所述存储芯片和多个所述信号调理单元连接；所述现场可编程门阵列FPGA与所述时钟单元连接，且所述现场可编程门阵列FPGA与所述存储芯片连接；多个所述数模转换DA芯片与多个所述信号调理单元连接。
[0008]根据本申请提供的一种基于数字逻辑芯片的多路信号源，所述现场可编程门阵列FPGA控制各种外设接口，以及通过所述16路并行的48位直接数字频率合成DDS模块产生各种输出信号；所述现场可编程门阵列FPGA通过SPI方式控制多个所述数模转换DA芯片，并通过JESD204B高速传输接口为多个所述数模转换DA芯片传输多路所述串行化的高速数字信号。
[0009]根据本申请提供的一种基于数字逻辑芯片的多路信号源，多个所述信号调理单元将多路所述频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号进行滤波和放大，输出多路频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的滤波和放大后的模拟信号。
[0010]根据本申请提供的一种基于数字逻辑芯片的多路信号源，所述时钟单元为所述现场可编程门阵列FPGA提供工作时钟以及为JESD204B高速传输接口提供所需的各种时钟；所述时钟单元在所述现场可编程门阵列FPGA的控制下，产生多个所述数模转换DA芯片需要的各种时钟信号。
[0011]根据本申请提供的一种基于数字逻辑芯片的多路信号源，所述电源单元根据电源模块提供的电压，生成所述现场可编程门阵列FPGA、所述时钟单元、所述存储芯片、多个所述数模转换DA芯片和多个所述信号调理单元所需的各种电压；所述存储芯片，用于对程序的固化存贮。
[0012]根据本申请提供的一种基于数字逻辑芯片的多路信号源，所述基于数字逻辑芯片的多路信号源还包括电源模块，所述电源模块的输入端与交流电源连接；所述电源模块的第一输出端与所述显示控制模块连接，用于为所述显示控制模块提供第一预设幅值电压；所述电源模块的第二输出端与所述信号产生模块连接，用于为所述信号产生模块提供第二预设幅值电压。
[0013]根据本申请提供的一种基于数字逻辑芯片的多路信号源，所述显示控制模块为所述基于数字逻辑芯片的多路信号源的人机交互模块；所述显示控制模块确定人机交互界面中选择的输入频率值和输入相位值以及各个输出通道的开关控制。
[0014]本申请提供的基于数字逻辑芯片的多路信号源，数字逻辑芯片包括多路并行的多
位直接数字频率合成DDS模块，输出了多路频率连续可调且在改变频率时相位连续，不会产生断点的数字信号，即实现了输出频率连续可调且相位连续可调的数字信号，再通过高速传输接口输出多路串行化的高速数字信号。同时，通过多个转换器芯片将多路高速数字信号进行数模转换，输出多路独立的频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号。
附图说明
[0015]为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中的附图作一简单地介绍，显而易见地，下面描述的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1是本申请提供的基于数字逻辑芯片的多路信号源的示意图之一；图2是本申请提供的基于数字逻辑芯片的多路信号源的示意图之二；图3是本申请提供的基于数字逻辑芯片的多路信号源的示意图之三。
具体实施方式
[0017]为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
...

【技术保护点】

【技术特征摘要】
1.一种基于数字逻辑芯片的多路信号源，其特征在于，所述基于数字逻辑芯片的多路信号源包括信号产生模块；所述信号产生模块包括数字逻辑芯片和多个转换器芯片，且所述数字逻辑芯片与多个所述转换器芯片连接，其中，所述数字逻辑芯片包括多路并行的多位直接数字频率合成DDS模块；所述数字逻辑芯片根据多路并行信号的初始相位和相位变化量，确定所述多路并行信号的相位增量值；将所述相位增量值输入至所述多路并行的多位直接数字频率合成DDS模块中，并通过所述数字逻辑芯片的高速传输接口输出多路串行化的高速数字信号；所述转换器芯片在所述数字逻辑芯片的控制下，将多路所述串行化的高速数字信号进行数模转换，输出多路频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号。2.根据权利要求1所述的基于数字逻辑芯片的多路信号源，其特征在于，所述基于数字逻辑芯片的多路信号源还包括显示控制模块；所述数字逻辑芯片包括现场可编程门阵列FPGA，所述转换器芯片包括数模转换DA芯片，所述多路并行的多位直接数字频率合成DDS模块包括16路并行的48位直接数字频率合成DDS模块，所述多路并行信号包括16路并行信号；所述显示控制模块与所述信号产生模块连接，用于显示所述信号产生模块的状态信息；所述现场可编程门阵列FPGA根据所述16路并行信号的初始相位和相位变化量，确定所述16路并行信号的相位增量值；将所述相位增量值输入至所述16路并行的48位直接数字频率合成DDS模块中，并通过所述现场可编程门阵列FPGA的高速传输接口输出多路所述串行化的高速数字信号；所述数模转换DA芯片在所述现场可编程门阵列FPGA的控制下，将多路所述串行化的高速数字信号进行数模转换，输出多路所述频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号。3.根据权利要求2所述的基于数字逻辑芯片的多路信号源，其特征在于，所述16路并行的48位直接数字频率合成DDS模块在调整所述16路并行信号的频率对应的相位时，根据新输出的相位计算出当前时刻的相位变化量；在所述当前时刻的相位变化量的基础上，将其变化的相位增量值一同更新，除当前时刻之外的其他时刻的相位按照其原始相位增量值继续累加，以使得相位连续可调。4.根据权利要求2所述的基于数字逻辑芯片的多路信号源，其特征在于，所述信号产生模块还包括电源单元、时钟单元、存储芯片和多个信号调理单元；其中，所述电源单元的输...

【专利技术属性】
技术研发人员：于鹏飞，何志海，张斌，苏楠，王磊，
申请(专利权)人：中星联华科技北京有限公司，
类型：发明
国别省市：