一种可编程逻辑器件配码的下载验证方法及装置制造方法及图纸

本发明专利技术提供了一种可编程逻辑器件配码的下载验证方法及装置，通过设置程控电源，并将所有测试数据汇总在一起，在测试程序依次读入每一次的测试码流数据之前，通过程控电源对FPGA进行断电后重新上电使测试码流数据读入，实现了测试过程的自动化，相比于现有技术中需要人工频繁多次的下载烧写测试，降低对测试人员的技术要求，同时大大提高了测试效率，降低测试成本。测试成本。测试成本。

【技术实现步骤摘要】
一种可编程逻辑器件配码的下载验证方法及装置


[0001]本专利技术属于可编程逻辑器件领域的软件测试领域，尤其是涉及一种可编程逻辑器件配码的下载验证方法及装置。

技术介绍

[0002]现场可编程门阵列FPGA EDA软件通过对硬件电路进行综合映射，装箱，布局，布线，配码，生成二进制比特流文件，即码流文件，最后将生成的码流文件烧写到FPGA芯片中 ，FPGA EDA烧写码流可以通过JTAG下载，也可以将码流通过JTAG烧写到（闪存）Flash中，在测试过程中，需要通过人工频繁多次的下载烧写测试，才能得出JTAG下载的成功率，Flash烧写的成功率，以及Flash烧写需要的平均时长。

技术实现思路

[0003]本专利技术所要解决的技术问题是怎样自动的进行码流下载烧写测试，而不需要人工频繁多次的进行码流的下载烧写完成测试工作，提出了一种可编程逻辑器件配码的下载验证方法及装置。
[0004]为解决上述技术问题，本专利技术所采用的技术方案是：一种可编程逻辑器件配码的下载验证方法，包括以下步骤：步骤1：将准备好的不同测试码流数据信息一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可编程逻辑器件配码的下载验证方法，其特征在于，包括以下步骤：步骤1：将准备好的不同测试码流数据信息一起写入测试数据文件中；步骤2：设置程控电源，配置程控电源的输出电压，连接程控电源和FPGA芯片；步骤3：运行测试程序，根据测试数据文件中的不同测试码流数据的排序，依次读入测试码流数据的参数信息，对FPGA进行配置测试；步骤4：在本次的测试码流测试完成后下一次的测试码流读入之前控制程控电源关闭后再开启，记录本次测试码流配置测试的测试结果，读入下一个测试码流数据的参数信息；步骤5：返回步骤4，直到测试数据文件中的所有测试码流数据被配置测试完。2.根据权利要求1所述的下载验证方法，其特征在于，还包括步骤6：统计各次测试下的测试结果，计算烧写成功率以及烧写时长。3.根据权利要求2所述的下载验证方法，其特征在于，步骤3中依次读入测试码流数据的参数信息是通过JTAG接口下载码流到FPGA芯片中。4.根据权利要求2所述的下载验证方法，其特征在于，步骤3中依次读入测试码流数据的参数信息是将测试码流数据先烧写到Flash中，FPGA芯片再从Flash里加载码流信息。5.根据权利要求3或4所述的下载验证方法，其特征在于，所述测试数据文件包括各测试码流编号、各测试码流存放路径、测试码流下载方式、烧写Flash的参数以及测试程...

【专利技术属性】
技术研发人员：冯苏红，徐维涛，
申请(专利权)人：中科亿海微电子科技苏州有限公司，
类型：发明
国别省市：