半导体装置及其制造方法制造方法及图纸

本发明专利技术公开一种半导体装置及其制造方法。半导体装置包括基板、金属氧化物半导体层、第一栅介电层、栅极、层间介电层、第一导电氧化物层、第一电极以及第二电极。第一栅介电层位于金属氧化物半导体层之上。栅极位于第一栅介电层之上，且重叠于金属氧化物半导体层。层间介电层位于栅极之上。层间介电层具有第一接触孔。第一接触孔横向地分离于金属氧化物半导体层。第一导电氧化物层位于第一接触孔下方。第一电极填入第一接触孔，并通过第一导电氧化物层而电连接至金属氧化物半导体层。层而电连接至金属氧化物半导体层。层而电连接至金属氧化物半导体层。

【技术实现步骤摘要】
半导体装置及其制造方法


[0001]本专利技术涉及一种半导体装置及其制造方法。

技术介绍

[0002]目前，常见的薄膜晶体管通常以非晶硅半导体作为沟道，其中非晶硅半导体由于制作工艺简单且成本低廉，因此已广泛的应用于各种薄膜晶体管中。
[0003]随着显示技术的进步，显示面板的分辨率逐年提升。为了使像素电路中的薄膜晶体管缩小，许多厂商致力于研发新的半导体材料，例如金属氧化物半导体材料。金属氧化物半导体材料具有载流子迁移率高的优点，因此有利于减小半导体装置的尺寸。

技术实现思路

[0004]本专利技术提供一种半导体装置及其制造方法，可以改善电极与金属氧化物半导体层之间出现接触不良的问题。
[0005]本专利技术的至少一实施例提供一种半导体装置。半导体装置包括基板、金属氧化物半导体层、第一栅介电层、栅极、层间介电层、第一导电氧化物层、第一电极以及第二电极。金属氧化物半导体层位于基板之上。第一栅介电层位于金属氧化物半导体层之上。栅极位于第一栅介电层之上，且在基板的上表面的法线方向上重叠于金属氧化物半导体层。层间介电层位于栅极之上。层间介电层具有第一接触孔以及第二接触孔。第一接触孔横向地分离于金属氧化物半导体层。第一导电氧化物层位于第一接触孔下方，且连接金属氧化物半导体层。第一电极填入第一接触孔，并通过第一导电氧化物层而电连接至金属氧化物半导体层。第二电极填入第二接触孔，并电连接至金属氧化物半导体层。
[0006]本专利技术的至少一实施例提供一种半导体装置的制造方法，包括：形成金属氧化物半导体层、第一导电氧化物层以及第一栅介电层于基板之上，其中第一导电氧化物层连接金属氧化物半导体层，且第一栅介电层位于金属氧化物半导体层之上；形成栅极于第一栅介电层之上，且栅极在基板的上表面的法线方向上重叠于金属氧化物半导体层；形成层间介电层于栅极之上；在层间介电层中形成第一接触孔以及第二接触孔，且第一导电氧化物层位于第一接触孔下方，其中第一接触孔横向地分离于金属氧化物半导体层；形成第一电极于第一接触孔中，且第一电极通过第一导电氧化物层而电连接至金属氧化物半导体层；形成第二电极于第二接触孔中，且第二电极电连接至金属氧化物半导体层。
附图说明
[0007]图1是本专利技术的一实施例的一种半导体装置的剖面示意图；
[0008]图2A至图2E是图1的半导体装置的制造方法的剖面示意图；
[0009]图3是本专利技术的一实施例的一种半导体装置的剖面示意图；
[0010]图4是本专利技术的一实施例的一种半导体装置的剖面示意图；
[0011]图5A至图5D是图4的半导体装置的制造方法的剖面示意图；
[0012]图6是本专利技术的一实施例的一种半导体装置的剖面示意图；
[0013]图7是本专利技术的一实施例的一种半导体装置的剖面示意图；
[0014]图8是本专利技术的一实施例的一种半导体装置的剖面示意图。
[0015]符号说明
[0016]10A,10B,10C,10E,10F:半导体装置
[0017]100:基板
[0018]110:缓冲层
[0019]112:氮化硅层
[0020]114:氧化硅层
[0021]120:第一栅介电层
[0022]130:第二栅介电层
[0023]140:层间介电层
[0024]D:第二电极
[0025]G:栅极
[0026]GP1,GP2:断差(段差)
[0027]H1a,H2a,H1b,H2b:水平距离
[0028]ND:法线方向
[0029]O1:第一开口
[0030]O2:第二开口
[0031]OS:金属氧化物半导体层
[0032]S:第一电极
[0033]T1:第一导电氧化物层
[0034]T1a:第一部分
[0035]T2:第二导电氧化物层
[0036]T2a:第二部分
[0037]V1:第一接触孔
[0038]V2:第二接触孔
具体实施方式
[0039]图1是依照本专利技术的一实施例的一种半导体装置的剖面示意图。
[0040]请参考图1，半导体装置10A包括基板100、金属氧化物半导体层OS、第一栅介电层120、栅极G、层间介电层140、第一导电氧化物层T1、第一电极S以及第二电极D。在本实施例中，半导体装置10A还包括缓冲层110、第二导电氧化物层T2以及第二栅介电层130。
[0041]基板100的材质可为玻璃、石英、有机聚合物或是不透光/反射材料(例如：导电材料、金属、晶片、陶瓷或其他可适用的材料)或是其他可适用的材料。若使用导电材料或金属时，则在基板100上覆盖一层绝缘层(未绘示)，以避免短路问题。在一些实施例中，基板100为软性基板，且基板100的材料例如为聚乙烯对苯二甲酸酯(polyethylene terephthalate,PET)、聚二甲酸乙二醇酯(polyethylene naphthalate,PEN)、聚酯(polyester,PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate,PMMA)、聚碳酸酯
(polycarbonate,PC)、聚酰亚胺(polyimide,PI)或金属软板(Metal Foil)或其他可挠性材质。缓冲层110位于基板100上，缓冲层110为单层或多层结构，且缓冲层110的材料可以包括氧化硅、氮氧化硅或其他合适的材料或上述材料的堆叠层。在本实施例中，缓冲层110包括氮化硅层112与氧化硅层114的堆叠。
[0042]金属氧化物半导体层OS位于基板100之上。在本实施例中，金属氧化物半导体层OS直接形成于缓冲层110上。金属氧化物半导体层OS的材料包括铟镓锡锌氧化物(IGTZO)或氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铝锌锡(AZTO)、氧化铟钨锌(IWZO)等四元金属化合物或包含镓(Ga)、锌(Zn)、铟(In)、锡(Sn)、铝(Al)、钨(W)中的任三者的三元金属构成的氧化物或镧系稀土掺杂金属氧化物(例如Ln
‑
IZO)。
[0043]第一栅介电层120位于金属氧化物半导体层OS之上。在本实施例中，第一栅介电层120直接形成于金属氧化物半导体层OS上。第一栅介电层120具有重叠于金属氧化物半导体层OS的第一开口O1以及第二开口O2。在一些实施例中，第一栅介电层120的材料包括氧化硅、氮氧化硅、氧化铪或其他合适的材料或上述材料的堆叠层。
[0044]第一导电氧化物层T1以及第二导电氧化物层T2位于第一栅介电层120上，并连接金属氧化物半导体层OS。第一导电氧化物层T1以及第二导电氧化物层T2分别填入第一开口O1以及第二开口O2中，并接触金属氧化物半导体层OS的上表面。在一些实施例中，第一导电氧化物层T1以及第二导电氧化物层T2的材料包括透明导电氧化物，例如铟锡氧化物、铟锌氧化物、铝锌氧化物或是上述至少二者的堆叠层。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：基板；金属氧化物半导体层，位于该基板之上；第一栅介电层，位于该金属氧化物半导体层之上；栅极，位于该第一栅介电层之上，且在该基板的上表面的法线方向上重叠于该金属氧化物半导体层；层间介电层，位于该栅极之上，其中该层间介电层具有第一接触孔以及第二接触孔，其中该第一接触孔横向地分离于该金属氧化物半导体层；第一导电氧化物层，位于该第一接触孔下方，且连接该金属氧化物半导体层；第一电极，填入该第一接触孔，并通过该第一导电氧化物层而电连接至该金属氧化物半导体层；以及第二电极，填入该第二接触孔，并电连接至该金属氧化物半导体层。2.如权利要求1所述的半导体装置，还包括：第二导电氧化物层，位于该第二接触孔下方，且连接该金属氧化物半导体层，其中该第二电极通过该第二导电氧化物层而电连接至该金属氧化物半导体层。3.如权利要求2所述的半导体装置，其中该金属氧化物半导体层接触该第一导电氧化物层的上表面以及该第二导电氧化物层的上表面。4.如权利要求2所述的半导体装置，还包括：第二栅介电层，位于该第一栅介电层之上，其中该第一栅介电层具有重叠于该金属氧化物半导体层的第一开口，该第一导电氧化物层填入该第一开口以接触该金属氧化物半导体层的上表面。5.如权利要求4所述的半导体装置，其中该第一栅介电层具有重叠于该金属氧化物半导体层的第二开口，该第二导电氧化物层填入该第二开口以接触该金属氧化物半导体层的上表面。6.如权利要求4所述的半导体装置，其中该第一导电氧化物层与该栅极之间的水平距离小于该第一开口与该栅极之间的水平距离。7.如权利要求4所述的半导体装置，其中该金属氧化物半导体层接触该第二导电氧化物层的上表面。8.如权利要求7所述的半导体装置，其中该金属氧化物半导体层沿着该第二导电氧化物层的侧面延伸至该第二导电氧化物层的上表面，且该金属氧化物半导体层在该第二导电氧化物层的该侧面处具有断差，且其中该栅极在该基板的该上表面的该法线方向上重叠于...

【专利技术属性】
技术研发人员：吴尚霖，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：