移位寄存器及其驱动方法、栅极驱动电路和显示装置制造方法及图纸

一种移位寄存器及其驱动方法、栅极驱动电路和显示装置。移位寄存器(10)包括消隐输入电路(100)、消隐控制电路(200)、消隐下拉电路(300)、和移位寄存电路(1000)。消隐输入电路(100)可根据第二时钟信号(CLKB)将消隐输入信号(STU1)提供到第一控制节点(H)。消隐控制电路(200)可根据第一控制节点(H)的电压将第一时钟信号(CLKA)提供到第二控制节点(N)，以及保持在第一控制节点(H)和第二控制节点(N)之间的电压差。消隐下拉电路(300)可根据第一时钟信号(CLKA)将第二控制节点(N)的电压提供到下拉节点(Q)。移位寄存电路(1000)可根据下拉节点(Q)的电压，经由移位信号输出端(CR)提供移位信号，以及经由第一驱动信号输出端(OUT1)提供第一驱动信号。提供第一驱动信号。提供第一驱动信号。

【技术实现步骤摘要】
移位寄存器及其驱动方法、栅极驱动电路和显示装置
[0001]本申请是申请日为2019年1月9日、申请号为201980000039.4、专利技术名称为“移位寄存器及其驱动方法、栅极驱动电路和显示装置”的专利申请的分案申请。


[0002]本公开涉及显示
，具体地，涉及移位寄存器及其驱动方法、栅极驱动电路和显示装置。

技术介绍

[0003]随着显示技术的进步，相对于传统的液晶显示(Liquid Crystal Display，LCD)装置，新一代的有机发光二极管(Organic Light Emitting Diode，OLED)显示装置具有更低的制造成本，更快的反应速度，更高的对比度，更广的视角，更大的工作温度范围，不需要背光单元，色彩鲜艳及轻薄等优点，因此OLED显示技术成为当前发展最快的显示技术。
[0004]为了提高OLED面板的工艺集成度并降低成本，通常采用阵列基板行驱动(Gate Driver on Array，简称GOA)技术而将薄膜晶体管(TFT)的栅极驱动电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动。这种利用GOA技术而集成在阵列基板上的栅极驱动电路也称为GOA单元或移位寄存器。采用GOA电路的显示装置由于省去了绑定驱动电路的部分，可以从材料成本和制作工艺两方面降低成本。

技术实现思路

[0005]本公开的实施例提供了移位寄存器及其驱动方法、栅极驱动电路、以及显示装置。
[0006]根据本公开的第一方面，提供了一种移位寄存器。移位寄存器可包括消隐输入电路、消隐控制电路、消隐下拉电路、和移位寄存电路。消隐输入电路可根据来自第二时钟信号端的第二时钟信号将来自消隐输入信号端的消隐输入信号提供到第一控制节点。消隐控制电路可根据第一控制节点的电压将来自第一时钟信号端的第一时钟信号提供到第二控制节点，以及保持在第一控制节点和第二控制节点之间的电压差。消隐下拉电路可根据第一时钟信号将第二控制节点的电压提供到下拉节点。移位寄存电路被配置为根据下拉节点的电压，经由移位信号输出端提供移位信号，以及经由第一驱动信号输出端提供第一驱动信号。
[0007]在本公开的实施例中，消隐控制电路可包括第二晶体管和第一电容。第二晶体管的控制极和第一控制节点耦接，第二晶体管的第一极和第一时钟信号端耦接，第二晶体管的第二极和第二控制节点耦接。第一电容被耦接在第一控制节点和第二控制节点之间。
[0008]在本公开的实施例中，消隐输入电路可包括第一晶体管。第一晶体管的控制极和第二时钟信号端耦接，第一晶体管的第一极和消隐输入信号端耦接，第一晶体管的第二极和第一控制节点耦接。
[0009]在本公开的实施例中，消隐下拉电路可包括第三晶体管。第三晶体管的控制极和第一时钟信号端耦接，第三晶体管的第一极和第二控制节点耦接，第三晶体管的第二极和
下拉节点耦接。
[0010]在本公开的实施例中，移位寄存器还可包括显示输入电路和输出电路。显示输入电路可根据来自显示输入信号端的显示输入信号将来自第一电压端的第一电压提供到下拉节点。输出电路可根据下拉节点的电压，从移位信号输出端输出移位信号，以及从第一驱动信号输出端输出第一驱动信号。
[0011]在本公开的实施例中，显示输入电路可包括第四晶体管。第四晶体管的控制极和显示输入信号端耦接，第四晶体管的第一极和第一电压端耦接，第四晶体管的第二极和下拉节点耦接。
[0012]在本公开的实施例中，输出电路可包括第十九晶体管、第二十二晶体管和第二电容。第十九晶体管的控制极和下拉节点耦接，第十九晶体管的第一极和第四时钟信号端耦接以接收第四时钟信号，第十九晶体管的第二极和移位信号输出端耦接。第二十二晶体管的控制极和下拉节点耦接，第二十二晶体管的第一极和第四时钟信号端耦接以接收第四时钟信号，第二十二晶体管的第二极和第一驱动信号输出端耦接。第二电容被耦接在下拉节点和移位信号输出端之间。
[0013]在本公开的实施例中，移位寄存电路还可包括第一控制电路、上拉电路和第二控制电路。第一控制电路可根据下拉节点的电压控制上拉节点的电压。上拉电路可根据上拉节点的电压，将来自第二电压端的第二电压提供到下拉节点、移位信号输出端和驱动信号输出端。第二控制电路可根据第一时钟信号和第一控制节点的电压控制上拉节点的电压，以及根据显示输入信号控制上拉节点的电压。
[0014]在本公开的实施例中，上拉节点可包括第一上拉节点。第一控制电路可包括第七晶体管和第八晶体管。第七晶体管的控制极和第一极和第三电压端耦接，第七晶体管的第二极和第一上拉节点耦接。第八晶体管的控制极和下拉节点耦接，第八晶体管的第一极和第一上拉节点耦接，第八晶体管的第二极和第二电压端耦接。上拉电路可包括第九晶体管、第二十晶体管和第二十三晶体管。第九晶体管的控制极和第一上拉节点耦接，第九晶体管的第一极和下拉节点耦接，第九晶体管的第二极和第二电压端耦接。第二十晶体管的控制极和第一上拉节点耦接，第二十晶体管的第一极和移位信号输出端耦接，第二十晶体管的第二极和第二电压端耦接。第二十三晶体管的控制极和第一上拉节点耦接，第二十三晶体管的第一极和第一驱动信号输出端耦接，第二十三晶体管的第二极和第二电压端耦接。第二控制电路可包括第十三晶体管、第十四晶体管和第十五晶体管。第十三晶体管的控制极和第一时钟信号端耦接，第十三晶体管的第一极和第一上拉节点耦接。第十四晶体管的控制极和第一控制节点耦接，第十四晶体管的第一极和第十三晶体管的第二极耦接，第十四晶体管的第二极和第二电压端耦接。第十五晶体管的控制极和显示输入信号端耦接，第十五晶体管的第一极和第一上拉节点耦接，第十五晶体管的第二极和第二电压端耦接。
[0015]在本公开的实施例中，上拉节点还可包括第二上拉节点。第一控制电路还包括第十晶体管和第十一晶体管。第十晶体管的控制极和第一极和第四电压端耦接，第十晶体管的第二极和第二上拉节点耦接。第十一晶体管的控制极和下拉节点耦接，第十一晶体管的第一极和第二上拉节点耦接，第十一晶体管的第二极和第二电压端耦接。上拉电路还可包括第十二晶体管、第二十一晶体管和第二十四晶体管。第十二晶体管的控制极和第二上拉节点耦接，第十二晶体管的第一极和下拉节点耦接，第十二晶体管的第二极和第二电压端
耦接。第二十一晶体管的控制极和第二上拉节点耦接，第二十一晶体管的第一极和移位信号输出端耦接，二十一晶体管的第二极和第二电压端耦接。第二十四晶体管的控制极和第二上拉节点耦接，第二十四晶体管的第一极和第一驱动信号输出端耦接，第二十四晶体管的第二极和第二电压端耦接。第二控制电路还可包括第十六晶体管、第十七晶体管和第十八晶体管。第十六晶体管的控制极和第一时钟信号端耦接，第十六晶体管的第一极和第二上拉节点耦接。第十七晶体管的控制极和第一控制节点耦接，第十七晶体管的第一极和第十六晶体管的第二极耦接，第十七晶体管的第二极和第二电压端耦接。第十八晶体管的控制极和显示输入信号端耦接，第十八晶体管的第一极和第二上拉节点耦接，第十八晶体管的第二极和第二电压端耦接。
[001本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器，包括消隐输入电路、消隐控制电路、消隐下拉电路、以及移位寄存电路；其中，所述消隐输入电路被配置为将来自消隐输入信号端的消隐输入信号提供到第一控制节点；所述消隐输入电路包括第一晶体管；所述第一晶体管的第一极和所述消隐输入信号端耦接，所述第一晶体管的第二极和所述第一控制节点耦接；所述消隐控制电路包括第二晶体管；所述第二晶体管的控制极和所述第一控制节点耦接，所述第二晶体管的第二极和所述第二控制节点耦接；所述消隐下拉电路被配置为根据第一时钟信号将所述第二控制节点的电压提供到下拉节点；所述消隐下拉电路包括第三晶体管和第三防漏电晶体管；所述第三晶体管的控制极和所述第一时钟信号端耦接，所述第三晶体管的第一极和所述第二控制节点耦接，所述第三晶体管的第二极和所述第三防漏电晶体管的第一极耦接；所述第三防漏电晶体管的控制极和所述第一时钟信号端耦接，所述第三防漏电晶体管的第二极和所述下拉节点耦接；所述移位寄存电路被配置为根据所述下拉节点的电压，经由移位信号输出端提供移位信号，以及经由第一驱动信号输出端提供第一驱动信号；所述移位寄存器还包括第二十九晶体管，其中，所述第二十九晶体管的控制极和所述下拉节点耦接，所述第二十九晶体管的第一极和第一电压端耦接，所述第二十九晶体管的第二极和所述第三晶体管的第二极耦接。2.根据权利要求1所述的移位寄存器，其中，所述移位寄存电路还包括输出电路；所述输出电路被配置为根据所述下拉节点的电压，从所述移位信号输出端输出移位信号，以及从所述第一驱动信号输出端输出第一驱动信号。3.根据权利要求2所述的移位寄存器，其中，所述移位寄存电路还包括显示输入电路，所述显示输入电路包括第四晶体管；其中，所述第四晶体管的控制极和所述第四晶体管的第一极与显示输入信号端耦接以接收显示输入信号，所述第四晶体管的第二极和所述下拉节点耦接。4.根据权利要求2所述的移位寄存器，其中，所述输出电路包括：第十九晶体管、第二十二晶体管和第二电容；其中，所述第十九晶体管的控制极和所述下拉节点耦接，所述第十九晶体管的第一极和第四时钟信号端耦接以接收第四时钟信号，所述第十九晶体管的第二极和所述移位信号输出端耦接；所述第二十二晶体管的控制极和所述下拉节点耦接，所述第二十二晶体管的第二极和所述第一驱动信号输出端耦接。5.根据权利要求2至4中任一项所述的移位寄存器，所述移位寄存电路还包括第一控制电路、上拉电路和第二控制电路；其中，所述第一控制电路被配置为根据所述下拉节点的电压控制上拉节点的电压；所述上拉电路被配置为根据所述上拉节点的电压，将来自第二电压端的第二电压提供到所述下拉节点、所述移位信号输出端和所述驱动信号输出端；所述第二控制电路被配置为根据所述第一时钟信号和所述第一控制节点的电压控制所述上拉节点的电压，以及根据所述显示输入信号控制所述上拉节点的电压。6.根据权利要求5所述的移位寄存器，其中，所述上拉节点包括第一上拉节点；
其中，所述第一控制电路包括：第七晶体管，所述第七晶体管的控制极和第一极和第三电压端耦接，所述第七晶体管的第二极和所述第一上拉节点耦接；以及第八晶体管，所述第八晶体管的控制极和所述下拉节点耦接，所述第八晶体管的第一极和所述第一上拉节点耦接，所述第八晶体管的第二极和所述第二电压端耦接；其中，所述上拉电路包括：第九晶体管，所述第九晶体管的控制极和所述第一上拉节点耦接，所述第九晶体管的第一极和所述下拉节点耦接，所述第九晶体管的第二极和所述第二电压端耦接；第二十晶体管，所述第二十晶体管的控制极和所述第一上拉节点耦接，所述第二十晶...

【专利技术属性】
技术研发人员：冯雪欢，李永谦，
申请(专利权)人：合肥鑫晟光电科技有限公司，
类型：发明
国别省市：