本发明专利技术提供一种提高金属浮栅存储器擦除速度的工艺方法,提供衬底,在衬底上形成有形成覆盖刻蚀停止层、层间介质层的第四氧化层,之后利用含氮等离子对第四氧化层掺杂,之后进行退火;在第四氧化层上形成第五氧化层。本发明专利技术通过对氧化层界面进行预处理,通过对氧化层层氮化处理,降低势垒高度,从而使TIN中电子更容易通过氧化层界面,从而实现改善擦除性能。从而实现改善擦除性能。从而实现改善擦除性能。
【技术实现步骤摘要】
提高金属浮栅存储器擦除速度的工艺方法
[0001]本专利技术涉及半导体
,特别是涉及一种提高金属浮栅存储器擦除速度的工艺方法。
技术介绍
[0002]如图1所示,现有技术中一种超级闪存结构的flash存储器,利用水平电场的写操作和尖端TiN无电压耦合的擦操作,能极大提升擦写效率和降低操作电压。新结构能增大擦除栅对浮栅的嵌套窗口以及更好尖端控制,预期寿命性能更佳。Cell(单元)面积仅为同代超级闪存的60%,预期成本可以大大降低。
[0003]现有技术中,首先依次淀积浮栅隧穿氧化层、TIN层、原子沉积氧化层,然后进行光刻定义非存储区域和存储区域,进行非存储区域全部TIN去除,存储区域顶部和底部TIN的去除,再进行钨淀积以及回刻,之后淀积氧化层后再进行化学机械平坦化研磨,前者都再HK 污染等级,随后淀积原子沉积氧化层,再进行边缘清洁,切换至HL污染等级,进行擦除栅高温氧化层淀积,以及随后的控制栅淀积、硬掩膜层淀积、擦除栅淀积、硬掩膜层淀积等工艺。
[0004]然而目前现有技术中遇到的一项难题是在进行电性测试时发现擦除电压过高,擦除效率低,急需要改善擦除性能。
技术实现思路
[0005]鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种提高金属浮栅存储器擦除速度的工艺方法,用于解决现有技术中flash存储器的擦除电压过高,擦除效率低的问题。
[0006]为实现上述目的及其他相关目的,本专利技术提供一种提高金属浮栅存储器擦除速度的工艺方法,包括:
[0007]步骤一、提供衬底,在所述衬底上形成有层间介质层、包裹于层间介质层内的隧穿氧化层、形成于所述隧穿氧化层上方且包裹于所述层间介质层内的刻蚀停止层,刻蚀所述层间介质层形成凹槽,形成覆盖所述层间介质层的氮化钛层和位于所述氮化钛层上的第一氧化层;
[0008]步骤二、形成覆盖所述第一氧化层的光刻胶,通过光刻定义出存储区域和非存储区域,打开所述非存储区域的所述光刻胶,使得所述非存储区域的所述第一氧化层裸露,之后回刻裸露的所述第一氧化层,使得其下方的所述金属刻蚀停止层裸露,刻蚀去除裸露的所述金属刻蚀停止层,之后去除所述光刻胶;
[0009]步骤三、形成覆盖所述存储区域、所述非存储区域的第二氧化层,刻蚀去除所述存储区域中所述凹槽侧壁之外的所述第一、二氧化层和所述氮化钛层,刻蚀去除所述非存储区域中所述凹槽侧壁之外的所述第二氧化层;
[0010]步骤四、以导电金属填充部分所述凹槽,回刻所述导电金属,在剩余的所述凹槽形成第三氧化层,再研磨第三氧化层及下方的所述层间介质层至所述刻蚀停止层的上表面;
[0011]步骤五、形成覆盖所述刻蚀停止层、所述层间介质层的第四氧化层,之后利用含氮等离子对所述第四氧化层掺杂,之后进行退火;
[0012]步骤六、在所述第四氧化层上形成第五氧化层。
[0013]优选地,步骤一中的所述衬底为硅衬底。
[0014]优选地,步骤一中的所述层间介质层的材料为二氧化硅。
[0015]优选地,步骤一中的所述刻蚀停止层的材料为氮化硅。
[0016]优选地,步骤一中的所述隧穿氧化层在温度为600~900℃的炉管中生成。
[0017]优选地,步骤一中的所述隧穿氧化层的厚度为40至200埃。
[0018]优选地,步骤一中所述氮化钛层的厚度为10至50埃。
[0019]优选地,步骤一中所述氮化钛层淀积的温度为300至500℃。
[0020]优选地,步骤一中的所述第一氧化层的厚度为10至15埃。
[0021]优选地,步骤一中的所述第一氧化层的淀积温度为40至200℃。
[0022]优选地,步骤二中采用湿法刻蚀的方法去除所述氮化钛层。
[0023]优选地,步骤二中采用HF、H2O2和H2O的混合清洗液去除所述氮化钛层,处理时间为20至200S。
[0024]优选地,步骤五中采用去耦等离子体氮化工艺掺杂所述第四氧化层。
[0025]优选地,步骤五中所述退火温度为880至920℃。
[0026]优选地,步骤六中所述热氧化的温度为500至900℃。
[0027]优选地,步骤六中的所述第五氧化层的厚度为50至300埃。
[0028]优选地,步骤六中在所述第五氧化层形成前后均采用N2O进行退火。
[0029]如上所述,本专利技术的提高金属浮栅存储器擦除速度的工艺方法,具有以下有益效果:
[0030]本专利技术通过对氧化层界面进行预处理,通过对氧化层层氮化处理,降低势垒高度,从而使TIN中电子更容易通过氧化层界面,从而实现改善擦除性能。另外还可以通过对高温氧化层进行氮化,改善TIN和氧化层界面,以达到改善擦除性能的目的。
附图说明
[0031]图1显示为现有技术中一种超级闪存示意图;
[0032]图2显示为本专利技术的衬底示意图;
[0033]图3显示为本专利技术的形成氮化钛浮栅层示意图;
[0034]图4显示为本专利技术的形成第二氧化层意图;
[0035]图5显示为本专利技术的形成控制栅示意图;
[0036]图6显示为本专利技术的研磨示意图;
[0037]图7显示为本专利技术的氮化示意图;
[0038]图8显示为本专利技术形成擦除栅的示意图。图9显示为本专利技术实施例的器件与现有技术的器件擦除电流随擦除电压变化关系示意图;图10显示为本专利技术的工艺流程示意图。
具体实施方式
[0039]以下通过特定的具体实例说明本专利技术的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本专利技术的精神下进行各种修饰或改变。
[0040]请参阅图10,本专利技术提供一种提高金属浮栅存储器擦除速度的工艺方法,包括:
[0041]步骤一,请参阅图2,提供衬底10,在衬底10上形成有层间介质层12、包裹于层间介质层12内的隧穿氧化层11、形成于隧穿氧化层11上方且包裹于层间介质层12内的刻蚀停止层13,刻蚀层间介质层12形成凹槽,形成覆盖层间介质层12的氮化钛层14和位于氮化钛层14上的第一氧化层15;
[0042]在一种可选的实施方式中,步骤一中的衬底10为硅衬底10。
[0043]在一种可选的实施方式中,步骤一中的层间介质层12的材料为二氧化硅。
[0044]在一种可选的实施方式中,步骤一中的刻蚀停止层13的材料为氮化硅。
[0045]在一种可选的实施方式中,步骤一中的隧穿氧化层11在温度为600~900℃的炉管中生成。
[0046]在一种可选的实施方式中,步骤一中的隧穿氧化层11的厚度为40至200埃。
[0047]在一种可选的实施方式中,步骤一中氮化钛层14的厚度为10至50埃。
[0048]在一种可选的实施方式中,步骤一中氮化钛层14淀积的温度为300至500℃。
...
【技术保护点】
【技术特征摘要】
1.一种提高金属浮栅存储器擦除速度的工艺方法,其特征在于,至少包括:步骤一、提供衬底,在所述衬底上形成有层间介质层、包裹于层间介质层内的隧穿氧化层、形成于所述隧穿氧化层上方且包裹于所述层间介质层内的刻蚀停止层,刻蚀所述层间介质层形成凹槽,形成覆盖所述层间介质层的氮化钛层和位于所述氮化钛层上的第一氧化层;步骤二、形成覆盖所述第一氧化层的光刻胶,通过光刻定义出存储区域和非存储区域,打开所述非存储区域的所述光刻胶,使得所述非存储区域的所述第一氧化层裸露,之后回刻裸露的所述第一氧化层,使得其下方的所述金属刻蚀停止层裸露,刻蚀去除裸露的所述金属刻蚀停止层,之后去除所述光刻胶;步骤三、形成覆盖所述存储区域、所述非存储区域的第二氧化层,刻蚀去除所述存储区域中所述凹槽侧壁之外的所述第一、二氧化层和所述氮化钛层,刻蚀去除所述非存储区域中所述凹槽侧壁之外的所述第二氧化层;步骤四、以导电金属填充部分所述凹槽,回刻所述导电金属,在剩余的所述凹槽形成第三氧化层,再研磨第三氧化层及下方的所述层间介质层至所述刻蚀停止层的上表面;步骤五、形成覆盖所述刻蚀停止层、所述层间介质层的第四氧化层,之后利用含氮等离子对所述第四氧化层掺杂,之后进行退火;步骤六、在所述第四氧化层上形成第五氧化层。2.根据权利要求1所述的提高金属浮栅存储器擦除速度的工艺方法,其特征在于:步骤一中的所述衬底为硅衬底。3.根据权利要求1所述的提高金属浮栅存储器擦除速度的工艺方法,其特征在于:步骤一中的所述层间介质层的材料为二氧化硅。4.根据权利要求1所述的提高金属浮栅存储器擦除速度的工艺方法,其特征在于:步骤一中的所述刻蚀停止层的材料为氮化硅。5.根据权利要求1所述的提高金属浮栅存储器擦除速度的工艺方法,其特征在于:步骤一中的所述隧穿氧化层在温度为600~900℃的炉管中生成。6.根据权利要求1所...
【专利技术属性】
技术研发人员:陈彩云,顾珍,张磊,王鹏,陈昊瑜,
申请(专利权)人:上海华力集成电路制造有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。