输出驱动电路、信号转换方法以及并行转串行发送器技术

本发明专利技术涉及一种低压转高压的输出驱动电路，其中输出是通过负载元件耦接到第一固定电压，低压转高压的输出驱动电路包括电流源、低压晶体管以及高压晶体管。电流源的一端耦接至第二固定电压；低压晶体管具有耦接至电流源的另一端的第一端，接收低压数据信号的第二端，以及第三端；高压晶体管的第一端耦接至低压晶体管的第三端、高压晶体管的第二端耦接至偏压源以及其第三端耦接至该输出。本发明专利技术提供的低压转高压的输出驱动电路，将低压串行数据转换至高压，而不需要电平转换器。因此，电平转换器的芯片面积与功耗可被省下，同时也降低了因电平转换器的低带宽所产生的时序抖动。

【技术实现步骤摘要】

本专利技术涉及一种并行转串行的数据传输技术，特别是一种低压转高压的 输出驱动器及具备此种低压转高压的输出驱动器的并行转串行发送器。
技术介绍
在通信领域中，比特串行传输(serial transmission)为数个比特通过单一 传输线一个接一个的传输。操作在相同频率速度时，串行通道的传输速度慢 于并行通道的传输速度。由于串行式数字电路较容易设计且频率速度可以提 升到足以弥补低传输速率，现行的计算机总线技术(例如，S-ATA、 USB)通 常使用串行传输。于是，为了达成高速数据传输，并行转串行的传输常被用 来将低速的并行输入数据转换为高速的串行数据。
技术实现思路
有鉴于此，有必要提供一种低压转高压的输出驱动电路、信号转换方法、 并行转串行发送器以及驱动串行连结的输出驱动电路，以解决上述技术问题。一种低压转高压的输出驱动电路，具有通过负载元件耦接到第一固定电 压的输出，包括电流源、低压晶体管以及高压晶体管。电流源的一端耦接至 第二固定电压；低压晶体管，具有耦接至电流源的另一端的第一端，接收低 压数据信号的第二端，以及第三端；高压晶体管，具有耦接至低压晶体管的 第三端的第一端，耦接至偏压源的第二端，以及耦接至该输出的第三端。本专利技术还揭示一种并行转串行发送器，包括并行转串行转换器以及低压 转高压的输出驱动电路，其中并行转串行转换器接收并行数据信号并产生低 压串行数据信号，低压转高压的输出驱动电路接收低压串行数据信号并将其 转换成高压串行数据输出信号。本专利技术同样揭示一种低压转高压的信号转换方法，包括提供低压串行数 据信号给低压晶体管，提供偏压电压给高压晶体管，以及自低压晶体管输出 电流，该电流流经负载元件、高压晶体管以及低压晶体管。本专利技术还揭示一种驱动串行连结的输出驱动电路，包括第一晶体管； 以及第二晶体管，耦接至该串行连结；其中，第一晶体管的临界电压低于第 二晶体管的临界电压，且第一晶体管串接于第二晶体管。本专利技术还揭示另一种驱动串行连结的输出驱动电路，包括第一晶体管； 以及第二晶体管，耦接至该串行连结；其中，该第一晶体管为核心元件，而 该第二晶体管为非核心元件，且该第一晶体管与该第二晶体管串接。本专利技术还揭示另一种驱动串行连结的输出驱动电路，包括第一晶体管； 以及第二晶体管，耦接至该串行连结，该第二晶体管的控制端耦接至固定电 压；其中，该第一晶体管与该第二晶体管串接。本专利技术提供的低压转高压的输出驱动电路，将低压串行数据转换至高压， 而不需要电平转换器(level shifter)，低压转高压的输出驱动电路由低压串行数 据信号所驱动，且产生高压串行数据信号给高压传输通道，因此，电平转换 器的芯片面积与功耗可被省下，同时也降低了因电平转换器的低带宽所产生 的时序抖动(timing jitter)。附图说明图1是并行转串行的发送器的方框示意图。图2是显示并行转串行的发送器的方框示意图。图3是显示并行转串行的发送器的方框示意图。图4是并行转串行发送器的输出驱动电路的电路图。图5是依据本专利技术一实施例低压转高压的输出驱动电路的电路图。图6是依据本专利技术实施例并行转串行发送器的方框示意图。具体实施方式为让本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特举 出较佳实施例，并配合说明书附图，作详细说明如下图1是并行转串行的发送器的方框示意图。如图1所示，介于0V与IV之间且速率为100MHz的10比特并行输入数据信号D0 D9转换成介于2.5V 与3V之间且速率为lGHz的1比特串行输出数据信号Vout。通过简单地使 用一个通道与两个电压电平便可达成高速的数据传输。并行转串行传输的最终目的是以单一传输通道进行高速的串行数据传 输，当内部串行数据的电压与传输通道的电压不同时，便需要有一个接口来 完成两个不同电平(level)的信号之间的电压转换，而电压电平转换器或电 压转换器会增加芯片的成本，同时也会依其在电路架构中的设置而造成信号 完整度的劣化。速率低(或者频宽窄)为电压电平转换器众所周知的缺点。如图2所示， 是显示并行转串行的发送器200的方框示意图，其中电压电平转换器220耦 接于并行转串行转换器210的输出。电压电平转换器220对1比特的高速的 串行数据信号VI进行电压的转换，由于电压电平转换器220的有限带宽与 高速串行数据信号的内容随机性，信号脉冲的时序散射(timing dispersicm)产 生，从而造成符号(symbol)间交互干扰(intersymbol interference; ISI)。符 号间交互干扰会使得输出信号在通过逻辑电路后产生时序抖动(timingjitter)， 因此接收器的比特错误率(bit error rate; BER)也会劣化。如图3所示，是显示并行转串行的发送器300的方框示意图，其中并行 转串行转换器320耦接于电压电平转换器阵列310的输出。此电路架构不需 要高速的电压电平转换器，而是需要多个电压电平转换器。由于在电压电平 转换器阵列310之后并行数据信号的电压电平被转换到高压，因此在电压电 平转换器阵列310之后的并行转串行转换器320、前置驱动电路330与输出 驱动电路340需要高压晶体管。在高压处理中，晶体管通常需要较大的面积，而且处理速度也比较慢，因此会增加成本与功耗。在图3中，速度为100MHz 的10比特并行数据信号D0 D9需要10个电压电平转换器，而后续接收 1GHz的1比特高压串行数据信号的前置驱动电路330与输出驱动电路340 需为高压电路，高压电路会增加面积与功耗，而其低速率也会限制整体电路 架构的传输带宽，使得电路设计更为复杂。图4是并行转串行发送器的输出驱动电路400的电路图。输出驱动电路 400包括电阻对(resistorpair)410、 410，， NMOS差动对(differential pair)440以 及电流源430。电流源430提供的电流流经电阻对410、 410',使得产生的输 出信号Vout的电压摆幅(voltageswing)可符合规范。介于0V与3V之间、速 率为1GHz的1比特串行数据信号Vip与Vin通过控制NMOS差动对440而 调制流经电阻对410与410'的电流。最后，高速的串行数据转换为电压摆幅 符合规范的输出信号Vout，并将输出信号Vout提供给输出通道，由于输出 信号Vout的最高电压为3V， NMOS差动对440中的N型金属氧化物半导体 晶体管420与420'必须为高压晶体管，方能承受高压，假若NMOS差动对 440中的N型金属氧化物半导体晶体管420与420'为低压晶体管，输出信号 Vout的高电压会直接施加于低压晶体管上，进而降低元件可靠度以及缩减使 用寿命。图5是依据本专利技术一实施例低压转高压的输出驱动电路500的电路图。 低压转高压的输出驱动电路500的输出Vout通过负载元件540耦接至第一固 定电位。更明确地说，第一固定电位为电源电压Vce， Vcc的电压值依连接 至输出Vout的通道的需求而定， 一般地，Vcc大约为3V。低压转高压的输 出驱动电路500包括电流源510、低压晶体管520以及高压晶体管530。电流 源510的一端5H耦接至第二固定电压。更明确地说，第二固定电压为接本文档来自技高网...

【技术保护点】
一种低压转高压的输出驱动电路，具有通过负载元件耦接到第一固定电压的输出，包括：　　　　电流源，具有耦接至第二固定电压的一端；　　　　低压晶体管，具有耦接至所述的电流源的另一端的第一端，接收低压数据信号的第二端，以及第三端；以及　　　　高压晶体管，具有耦接至所述的低压晶体管的第三端的第一端、耦接至偏压源的第二端以及耦接至所述的输出的第三端。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：邱宝成，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]