一种新型闸级电路及其驱动方法技术

本发明专利技术提供一种新型闸级电路及其驱动方法，所述新型闸级电路包括VGL、TFT器件、CK、G(n)、G(n+1)、G(n

【技术实现步骤摘要】
一种新型闸级电路及其驱动方法


[0001]本专利技术涉及闸级驱动电路
，尤其涉及一种新型闸级电路及其驱动方法。

技术介绍

[0002]随着显示技术的发展，人们对显示面板的显示效果要求越来越高，高刷新率面板逐渐成为显示主流，但随着面板刷新率的提升，一系列新的问题也随之产生。其一是面内画素充电的时间会缩短，易产生充电不足问题；其二是GIP电路Q点放电不完全，T4会开启从而产生multipulse(错充)现象。
[0003]有鉴于此，现提出一种新型闸级电路及其驱动方法，用以改善高刷新率面板面内画素充电不足并解决因Q点放电不完全而出现的multipulse(错充)现象。

技术实现思路

[0004]本专利技术要解决的技术问题，在于提供一种新型闸级电路及其驱动方法，解决传统闸级电路在高刷新率下出现的充电不足与放电不完全的问题，提高面板整体显示效果。
[0005]第一方面，本专利技术提供了一种新型闸级电路，包括VGL、TFT器件、CK、G(n)、G(n+1)、G(n
‑
1)和电容C1，所述TFT器件包括T1、T2、T3、T4、T5、T6、T7、T8和T9，其特征在于：所述闸级电路还包括电容C2和ACK输入讯号，所述TFT器件还包括T10和T11；
[0006]所述VGL通过T2分别连接于T1和T3，所述T1连接于G(n
‑
1)和FW，所述VGL通过T3分别连接于T6和T7，所述T7连接于BW和G(n
‑
1)，所述VGL通过T9分别与T8和CKB连接，所述T8连接于CK，所述VGL通过T6与T2、T3、T9、T8以及T5连接，所述VGL通过T6连接于T4和CKB，所述T5通过T4连接于CK以及T1和T7之间；
[0007]所述T10连接于ACK、G(n)和电容C2，所述T11连接于VGL、G(n
‑
1)和T4，所述T1、T7、T3、T4、T11和C1均连接于节点Q，所述电容C1和电容C2分别与G(n)连接，所述T2、T3、T6、T8和T9均连接于节点P；
[0008]所述ACK输入讯号的电压低准位为VGL，高准位为VGH1，周期与CK相同，ACK输入讯号高准位占空比小于CK的高准位占空比。
[0009]进一步的，所述VGL为闸级电路的输入讯号，且为低电平。
[0010]进一步的，所述CK为闸级电路输入讯号，且为时钟信号。
[0011]进一步的，所述G(n)、G(n
‑
1)、G(n+1)为闸级电路输出级传信号，用于控制面内像素TFT。
[0012]第二方面，本专利技术提供了一种新型闸级电路驱动方法，基于如上所述的新型闸级电路，所述方法包括如下步骤：
[0013]步骤S1、当闸级电路的T4开启后，阶段
①
开始，CK讯号输入至G(n),此时G(n)会逐渐输出和CK同电压的讯号，而当G(n)电压准位达到和CK一样时，开始准备进入阶段
②
。
[0014]步骤S2、阶段
②
开始时，因G(n)电压准位与CK相同，所以T10开启，T10开启后，ACK讯号由低准位转至高准位，通过电容C2对G(n)讯号进行耦合效应，通过ACK对G(n)讯号的耦
合，G(n)会实现输出更高准位的电压，理论上可达到(VGH+V1)，V1＝VGH1
‑
VGL，此时得到更高准位的G(n)电压，从而增大显示区TFT的开态电流，进而提升面内画素充电能力；
[0015]步骤S3、然后转至阶段
③
，在阶段
③
时T11与T7同时打开，对Q点进行充分放电，使T4关闭，G(n)停止输出。
[0016]本专利技术具有如下优点：在传统闸级电路上增加T10、T11两个TFT器件，一个C2电容器件以及ACK、G(n+1)及VGL输入讯号，形成一种新型闸级电路，此电路可以提高G(n)的输出方波的电压，使TFT能获得更高的开态电流的同时，提升Q点放电能力，降低面板出现multipulse(错充)风险，提升面板显示效果。
附图说明
[0017]下面参照附图结合实施例对本专利技术作进一步的说明。
[0018]图1为传统闸级电路结构示意图。
[0019]图2为传统闸级电路驱动时序示意图。
[0020]图3为面内画素充电示意图。
[0021]图4为本专利技术一种新型闸级电路的结构示意图。
[0022]图5为本专利技术一种新型闸级电路驱动时序示意图。
[0023]图6为本专利技术一种新型闸级电路驱动方法执行流程图。
具体实施方式
[0024]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0025]本专利技术的新型闸级电路及其驱动方法是基于如图1和图2所示的传统闸级电路及其驱动时序的基础上的改进。在传统的闸级电路设计中，显示区域的闸级电压为在T4器件开启后，当前闸级CK讯号经过T4器件后变为了闸级输出讯号，通常称为Gout或者G(n)，由于面板在刷新率固定的前提下，其面内画素充电时间也是固定的，如图3所示，为改善显示区画素充电效果，我们要提高闸级的输出电压，才能获得更高TFT器件开态电流(Ion)，从而增大画素的充电率，再加以改善面内画素充电效果，但是单纯提高画素的充电率是不够的，容易出现multipulse(错充)现象，同样影响面板的正常显示。因为面板在高刷新率情况，Q点放电时间变短，若Q点有电荷残留，面板就会出现multipulse(错充)现象，从而影响面板的正常显示。
[0026]为此，本专利技术提出了一种新型闸级电路及其驱动方法，总体设计思路如下：在传统闸级电路上增加T10、T11两个TFT器件，一个C2电容器件以及ACK、G(n+1)及VGL输入讯号，形成一种新型闸级电路，此电路可以提高G(n)的输出方波的电压，使TFT能获得更高的开态电流的同时还能让Q点充分放电，改善高刷新率面板面内画素充电不足和因Q点放电不完全所引起的multipulse(错充)现象，提高面板显示效果。
[0027]实施例一
[0028]如图3至图5所示，本专利技术的一种新型闸级电路，具体包括VGL、TFT器件、CK、G(n)、G
(n+1)、G(n
‑
1)和电容C1，所述TFT器件包括T1、T2、T3、T4、T5、T6、T7、T8和T9，所述闸级电路还包括电容C2和ACK输入讯号，所述TFT器件还包括T10和T11；
[0029]所述VGL通过T2分别连接于T1和T3，所述T1连接于G(n
‑
1)和FW，所述VGL通过T3分别连接于T6和T7，所述T7连接于BW和G本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型闸级电路，包括VGL、TFT器件、CK、G(n)、G(n+1)、G(n
‑
1)和电容C1，所述TFT器件包括T1、T2、T3、T4、T5、T6、T7、T8和T9，其特征在于：所述闸级电路还包括电容C2和ACK输入讯号，所述TFT器件还包括T10和T11；所述VGL通过T2分别连接于T1和T3，所述T1连接于G(n
‑
1)和FW，所述VGL通过T3分别连接于T6和T7，所述T7连接于BW和G(n
‑
1)，所述VGL通过T9分别与T8和CKB连接，所述T8连接于CK，所述VGL通过T6与T2、T3、T9、T8以及T5连接，所述VGL通过T6连接于T4和CKB，所述T5通过T4连接于CK以及T1和T7之间；所述T10连接于ACK、G(n)和电容C2，所述T11连接于VGL、G(n
‑
1)和T4，所述T1、T7、T3、T4、T11和C1均连接于节点Q，所述电容C1和电容C2分别与G(n)连接，所述T2、T3、T6、T8和T9均连接于节点P；所述ACK输入讯号的电压低准位为VGL，高准位为VGH1，周期与CK相同，ACK输入讯号高准位占空比小于CK的高准位占空比。2.根据权利要求1所述的一种新型闸级电路，其特征在于：所述VGL为闸级电路的输入讯号，且为低电平。3.根据权利要求1所述...

【专利技术属性】
技术研发人员：吴文靖，
申请(专利权)人：福建华佳彩有限公司，
类型：发明
国别省市：