改善深沟槽隔离关键尺寸的方法技术

本发明专利技术提供一种改善深沟槽隔离关键尺寸的方法，所述方法包括：提供一掩蔽层版图，所述掩蔽层版图包括至少1个第一深沟槽及至少1个第二深沟槽，所述第一深沟槽沿第一方向延伸，所述第二深沟槽沿第二方向延伸，其中，所述第一深沟槽与所述第二深沟槽交叉设置以形成交叉区；于所述交叉区处形成空白区；利用所述掩蔽层版图对晶圆进行刻蚀以在所述晶圆内形成所述第一深沟槽及所述第二深沟槽。通过本发明专利技术改善形成栅网结构的深沟槽在交叉区处关键尺寸过大的问题。寸过大的问题。寸过大的问题。

【技术实现步骤摘要】
改善深沟槽隔离关键尺寸的方法


[0001]本专利技术涉及半导体制造领域，特别是涉及一种改善深沟槽隔离关键尺寸的方法。

技术介绍

[0002]如图1所示，对于背照式CMOS图像传感器(BSI，Back Illuminated CMOS Image Sensor)，深沟槽隔离(Deep Trench Isolation，DTI)通过形成栅网格层来隔离像素(pixel)区域，防止像素区域产生电子串扰。而DTI的形貌(CD&depth)不但会影响图像传感器的灵敏度，还会影响晶圆的良率。超薄堆栈(Ultra thin stacking，UTS)产品对DTI的形貌格外敏感，其内所具有的DTI的沟槽深度为2μm，相比于常规的BSI(DTI沟槽深度为0.4μm)工艺难度要大。
[0003]由于深沟槽刻蚀工艺时间长、刻蚀深度深、刻蚀过程中掩蔽层会由于刻蚀离子的作用受损而发生形貌变化，从而导致刻蚀的关键尺寸(CD)随着时间变化逐渐增大。因此，DTI关键尺寸(CD)的大小将直接影响沟槽深度及沟槽的整体形貌。现阶段UTS量产中，深沟槽隔离交叉区域的关键尺寸越大越难以通过OPC进行修正，从而导致交叉区域沟槽的深度因过深而到达硅衬底，造成WP fail。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供改善深沟槽隔离关键尺寸的方法，用于改善现有的形成栅网结构的深沟槽在交叉区处关键尺寸过大的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种改善深沟槽隔离关键尺寸的方法，所述方法包括：
[0006]提供一掩蔽层版图，所述掩蔽层版图包括至少1个第一深沟槽及至少1个第二深沟槽，所述第一深沟槽沿第一方向延伸，所述第二深沟槽沿第二方向延伸，其中，所述第一深沟槽与所述第二深沟槽交叉设置以形成交叉区；
[0007]于所述交叉区处形成空白区；
[0008]利用所述掩蔽层版图对晶圆进行刻蚀以在所述晶圆内形成所述第一深沟槽及所述第二深沟槽。
[0009]可选地，于所述交叉区形成所述空白区的方法包括：将所述第一深沟槽及/或所述第二深沟槽在所述交叉区处断开连接。
[0010]可选地，所述第一深沟槽的数目及所述第二深沟槽的数目均为多个，且多个所述第一深沟槽与多个所述第二深沟槽交叉设置以形成栅网结构。
[0011]可选地，所述第一深沟槽在所述交叉区处断开连接时，所述空白区为所述第一深沟槽的断开处与所述第二深沟槽之间形成的第一隔离区，且所述第一隔离区在所述第一方向上的宽度为50nm～200nm。
[0012]可选地，在进行刻蚀工艺之前，于所述第一间隔区处形成掩膜层，且所述掩膜层的厚度的取值范围为。
[0013]可选地，所述第二深沟槽在所述交叉区处断开连接时，所述空白区为所述第二深沟槽的断开处与所述第一深沟槽之间形成第二间隔区，且所述第二间隔区在所述第二方向上的宽度为50nm～200nm。
[0014]可选地，在进行刻蚀工艺之前，于所述第二间隔区处形成所述掩膜层，且所述掩膜层的厚度的取值范围为。
[0015]可选地，所述第一深沟槽及所述第二深沟槽在所述交叉区处均断开连接时，所述空白区为所述第一深沟槽与所述第二深沟槽在所述交叉区处形成的断开区。
[0016]可选地，所述断开区在第一方向上宽度的取值范围及在第二方向上宽度的取值范围均为90nm～200nm。
[0017]可选地，在进行刻蚀工艺之前，于所述断开区处形成掩膜层，且所述掩膜层的厚度的取值范围为。
[0018]如上所述，本专利技术的改善深沟槽隔离关键尺寸的方法，在版图设计时，形成栅网结构的深沟槽在交叉区处不完全连接，而在实际刻蚀时完全打开，通过上述方法可减小深沟槽在交叉区处的关键尺寸(CD)，从而避免深沟槽刻蚀过深，由此提高图像传感器的灵敏度，改善图像的质量。
附图说明
[0019]图1显示为现有的一种具有深沟槽的掩蔽层版图示意图。
[0020]图2显示为本专利技术提供的改善深沟槽关键尺寸的方法的流程图。
[0021]图3显示为本专利技术的具有深沟槽的掩蔽层版图示意图。
[0022]图4显示为本专利技术的第一种栅网结构的掩蔽层版图示意图。
[0023]图5显示为本专利技术的第二种栅网结构的掩蔽层版图示意图。
[0024]图6显示为本专利技术的第三种栅网结构的掩蔽层版图示意图。
[0025]元件标号说明
[0026]10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
掩蔽层版图
[0027]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一深沟槽
[0028]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二深沟槽
[0029]21
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
交叉区
[0030]22
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
空白区
[0031]3l
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一间隔区
[0032]32
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二间隔区
[0033]33
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
断开区
具体实施方式
[0034]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0035]请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本
专利技术的基本构想，虽图示中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
[0036]本实施例提供一种改善深沟槽关键尺寸的方法，所述方法包括：
[0037]提供一掩蔽层版图10，所述掩蔽层版图10包括至少1个第一深沟槽11及至少1个第二深沟槽12，所述第一深沟槽11沿第一方向延伸，所述第二深沟槽12沿第二方向延伸，其中，所述第一深沟槽11与所述第二深沟槽12交叉设置以形成交叉区21；
[0038]于所述交叉区21处形成空白区22；
[0039]利用所述掩蔽层版图对晶圆进行刻蚀以在所述晶圆内形成所述第一深沟槽11及所述第二深沟槽12。
[0040]如图3所示，本实施例中所述第一方向与所述第二方向相互垂直，且所述第一方向为坐标X表示的方向，所述第二方向为坐标Y表示的方向。
[0041]具体的，于所述交叉区21形成所述空白区22的方法包括：将所述第一深沟槽11及/或所述第二深沟槽12在所述交叉区21处断开连接。
[004本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善深沟槽隔离关键尺寸的方法，其特征在于，所述方法包括：提供一掩蔽层版图，所述掩蔽层版图包括至少1个第一深沟槽及至少1个第二深沟槽，所述第一深沟槽沿第一方向延伸，所述第二深沟槽沿第二方向延伸，其中，所述第一深沟槽与所述第二深沟槽交叉设置以形成交叉区；于所述交叉区处形成空白区；利用所述掩蔽层版图对晶圆进行刻蚀以在所述晶圆内形成所述第一深沟槽及所述第二深沟槽。2.根据权利要求1所述的改善深沟槽隔离关键尺寸的方法，其特征在于，于所述交叉区形成所述空白区的方法包括：将所述第一深沟槽及/或所述第二深沟槽在所述交叉区处断开连接。3.根据权利要求2所述的改善深沟槽隔离关键尺寸的方法，其特征在于，所述第一深沟槽的数目及所述第二深沟槽的数目均为多个，且多个所述第一深沟槽与多个所述第二深沟槽交叉设置以形成栅网结构。4.根据权利要求3所述的改善深沟槽隔离关键尺寸的方法，其特征在于，所述第一深沟槽在所述交叉区处断开连接时，所述空白区为所述第一深沟槽的断开处与所述第二深沟槽之间形成的第一间隔区，且所述第一间隔区在所述第一方向上的宽度为50nm～200nm。5.根据权利要求4所述的改善深沟槽隔离关键尺寸的方法，其特征在于，在进行刻蚀工艺之前，于所述第一间隔区处形成掩膜层，且...

【专利技术属性】
技术研发人员：赵春山，于惟玮，赵庆贺，张武志，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：