成像元件和半导体芯片制造技术

本技术涉及能够实现成像元件的低高度的成像元件和半导体芯片。第一芯片和第二芯片层叠，所述第一芯片包括光电二极管；所述第二芯片包括处理从所述光电二极管传送的信号的电路，并且在所述第二芯片的位于与层叠有所述第一芯片的第一面相反的一侧的第二面上设置有带电膜。所述带电膜设置在所述第二面的一部分或整个面中。例如，本技术能够适用于能够实现低高度和小尺寸的成像元件，在该成像元件中层叠有多个芯片。叠有多个芯片。叠有多个芯片。

【技术实现步骤摘要】
【国外来华专利技术】成像元件和半导体芯片


[0001]本技术涉及成像元件和半导体芯片，并且例如涉及能够减小高度的成像元件和半导体芯片。

技术介绍

[0002]通常，在使用半导体基板的装置中，为了抑制芯片面积、配线电阻和功耗等的增加，已经提出了将多个半导体基板层叠的结构(例如，参见专利文献1)。
[0003]作为使多个半导体基板层叠的技术，已知如下方法：首先，在晶片工艺中将多个半导体基板层叠以使其彼此电连接，然后将该半导体基板分割成芯片尺寸。实际上，由逻辑基板和传感器基板构成的CMOS图像传感器是使用上述技术生产的，并且存在其中层叠有三个或更多个半导体基板的CMOS图像传感器等。
[0004][引用文献列表][0005][专利文献][0006][专利文献1][0007]JP 2009
‑
88430A

技术实现思路

[0008][技术问题][0009]然而，在通过层叠多个半导体基板来形成半导体装置的情况下，优选将层厚构造为较薄。优选通过减薄层厚来减小半导体基板的厚度、高度和尺寸。
[0010]本技术就是鉴于这种情况而完成的，并且本技术可以减小半导体基板的厚度、高度和尺寸。
[0011][解决问题的技术方案][0012]在根据本技术的一个方面的第一成像元件中，第一芯片和第二芯片层叠，所述第一芯片包括光电二极管；所述第二芯片包括处理从所述光电二极管传送的信号的电路，并且在所述第二芯片的位于与层叠有所述第一芯片的第一面相反的一侧的第二面上设置有带电膜。
[0013]根据本技术的一个方面，提供了一种半导体芯片，该半导体芯片是厚度等于或小于20um的芯片，并且在所述芯片的预定面上设置有带电膜。
[0014]在根据本技术的一个方面的第二成像元件中，第一芯片、第二芯片和第三芯片层叠，所述第一芯片包括光电二极管；所述第二芯片包括处理从所述光电二极管传送的信号的电路；所述第三芯片具有存储功能或AI功能，并且在所述第三芯片的位于与层叠有所述第二芯片的第一面相反的一侧的第二面上设置有带电膜。
[0015]在根据本技术的一个方面的第一成像元件中，第一芯片和第二芯片可以层叠，所述第一芯片包括光电二极管；所述第二芯片包括处理从所述光电二极管传送的信号的电路，并且可以在所述第二芯片的位于与层叠有所述第一芯片的第一面相反的一侧的第二面
上设置有带电膜。
[0016]根据本技术的一个方面的半导体芯片是厚度等于或小于20um的芯片，并且在所述芯片的预定面上设置有带电膜。
[0017]在根据本技术的一个方面的第二成像元件中，第一芯片、第二芯片和第三芯片层叠，所述第一芯片包括光电二极管；所述第二芯片包括处理从所述光电二极管传送的信号的电路；所述第三芯片具有存储功能或AI功能，并且在所述第三芯片的位于与层叠有所述第二芯片的第一面相反的一侧的第二面上设置有带电膜。
附图说明
[0018]图1是示出成像装置的构成例的图。
[0019]图2是示出成像元件的构成例的图。
[0020]图3是根据第一实施方案的应用了本技术的成像元件的断面图。
[0021]图4是用于说明形成有晶体管的层的图。
[0022]图5是用于说明发生由缺陷引起的泄露的图。
[0023]图6是用于说明带电膜形成多层的情况的图。
[0024]图7是示出根据第二实施方案的成像元件的断面的构成例的图。
[0025]图8是示出根据第三实施方案的成像元件的断面的构成例的图。
[0026]图9是示出根据第四实施方案的层叠芯片的断面的构成例的图。
[0027]图10是示出根据第五实施方案的层叠芯片的断面的构成例的图。
[0028]图11是示出根据第六实施方案的层叠芯片的断面的构成例的图。
[0029]图12是示出根据第七实施方案的层叠芯片的断面的构成例的图。
[0030]图13是示出根据第八实施方案的层叠芯片的断面的构成例的图。
[0031]图14是示出根据第九实施方案的单层芯片的断面的构成例的图。
[0032]图15是示出根据第(10
‑
1)实施方案的芯片的构成例的图。
[0033]图16是示出根据第(10
‑
2)实施方案的芯片的构成例的图。
[0034]图17是示出根据第(10
‑
3)实施方案的芯片的构成例的图。
[0035]图18是示出根据第(10
‑
4)实施方案的芯片的构成例的图。
[0036]图19是示出根据第(10
‑
5)实施方案的芯片的构成例的图。
[0037]图20是示出根据第(11
‑
1)实施方案的芯片的构成例的图。
[0038]图21是示出根据第(11
‑
2)实施方案的芯片的构成例的图。
[0039]图22是示出根据第(11
‑
3)实施方案的芯片的构成例的图。
[0040]图23是示出内窥镜手术系统的示意性构成的一个示例的图。
[0041]图24是示出摄像机头和CCU的功能构成的示例的框图。
[0042]图25是示出车辆控制系统的示意性构成的示例的框图。
[0043]图26是示出车外信息检测单元和成像单元的安装位置的示例的说明图。
具体实施方式
[0044]在下文中，将说明用于实施本技术的方式(以下称为“实施方案”)。
[0045]由于本技术能够应用于成像装置，因此这里将以本技术应用于成像装置的情况为
例进行说明。另外，尽管在下文中将以成像装置为例进行说明，但是本技术不限于成像装置的应用，并且能够应用于使用成像装置作为摄像单元(光电转换单元)的所有电子设备，例如，诸如数码相机和摄像机等成像装置、诸如移动电话等具有成像功能的移动终端装置以及使用成像装置作为图像读取单元的复印机。此外，还存在安装在电子设备中的模块类型的形式，即相机模块用作成像装置的情况。
[0046]图1是示出作为根据本公开的电子设备的示例的成像装置的构成例的框图。如图1所示，成像装置10具有包括透镜组11等的光学系统、成像元件12、作为相机信号处理单元的DSP电路13、帧存储器14、显示单元15、记录单元16、操作系统17和电源系统18等。
[0047]另外，DSP电路13、帧存储器14、显示单元15、记录单元16、操作系统17和电源系统18被构造成经由总线19彼此连接。CPU 20控制成像装置10中的各单元。
[0048]透镜组11捕获来自被摄体的入射光(图像光)，并且在成像元件12的成像面上形成图像。成像元件12针对各像素将通过透镜组11在成像面上成像的入射光的光量转换成电信号，并且将该电信号作为像素信号输出。作为成像元件12，能够使用包括下述像素的成像元件(图像传感器)。
[0049]显示单元15包括诸如液晶显示单元或有机电致发光(EL)显示单元等面本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种成像元件，其中：第一芯片和第二芯片层叠，所述第一芯片包括光电二极管；所述第二芯片包括处理从所述光电二极管传送的信号的电路，其中，在所述第二芯片的位于与层叠有所述第一芯片的第一面相反的一侧的第二面上设置有带电膜。2.根据权利要求1所述的成像元件，其中，所述带电膜设置在所述第二面的一部分或整个面中。3.根据权利要求1所述的成像元件，其中，所述带电膜还设置在所述第二芯片的侧面上。4.根据权利要求1所述的成像元件，其中，所述带电膜是具有负固定电荷或正固定电荷的膜。5.根据权利要求4所述的成像元件，其中，所述带电膜由氧化铪、氧化铝、氧化锆、氧化钽、氧化钛、氧化镧或氧化钇形成。6.根据权利要求5所述的成像元件，其中，所述带电膜的一部分被氮化。7.根据权利要求1所述的成像元件，其中，所述带电膜使用铁电物质形成。8.根据权利要求7所述的成像元件，其中，所述带电膜由氮化镓、钛酸钡、氧化锌或氮化铝形成。9.根据权利要求1所述的成像元件，其中，所述带电膜形成单层或多层。10.根据权利要求1所述的成像元件，其中，在所述第二面上设置有具有不同特性的带电膜。11.根据权利要求1所述的成像元件，其中，所述第二芯片的厚度等于或小于20um。12...

【专利技术属性】
技术研发人员：冈野仁志，清水完，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：