高速串行数据接收器结构制造技术

一种包括关于ＰＬＤ的串行数据信号接收器电路，该串行数据信号接收器电路包括串行连接且独立可控的多个均衡器电路以便所述多个均衡器电路整体上可以大范围地补偿可能存在的输入信号衰减特征。其它与均衡器电路相关的电路特征可以被连接从而带给该接收器电路其它性能。例如，这些其它特征可以包括用于检测输入信号的各种回送测试电路、可控终端电阻、可控共模电压以及可控阈值。控制该接收器电路的不同方面可以是可编程的。

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种适用于ＰＬＤ的高速串行数据信号接收器电路，其包括：　　　　串行连接的多个均衡器电路，相对于由该均衡器电路所执行的至少一个均衡特征，每个所述均衡器电路独立可控；以及　　　　从所述ＰＬＤ的串行数据信号发送器电路到两个所述均衡器电路中间的点的回送连接。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：TM德兰，SY舒梅瑞耶夫，S曼加特，W王，R帕媞尔，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：US[美国]