一种宽度可调的高速脉冲发生器电路及高速脉冲产生方法技术

本发明专利技术涉及一种宽度可调的高速脉冲发生器电路及高速脉冲产生方法。该宽度可调的高速脉冲发生器电路，包括晶体管M1～M9，其中晶体管M1、M4、M6为PMOS，晶体管M2、M3、M5、M7、M8、M9为NMOS；M8、M9组成的支路作为一个单元，共有n个单元并联；当输入数据DIN＝1时，不产生脉冲，输出节点POUT始终保持为0；当输入数据DIN＝0时，在CK0和CK90同为高电平的时间内产生正脉冲。本发明专利技术的宽度可调的高速脉冲发生器电路的脉冲宽度可以通过芯片外控制字编程控制，从而对不同速率均可以调整至最优状态；本发明专利技术不引入额外的功耗，实现了低功耗、高速度的脉冲产生电路。生电路。生电路。

【技术实现步骤摘要】
一种宽度可调的高速脉冲发生器电路及高速脉冲产生方法


[0001]本专利技术属于集成电路
，涉及一种高速串行通信电路，具体涉及一种宽度可调的高速脉冲发生器电路及高速脉冲产生方法。

技术介绍

[0002]发送机数据通路由码型发生器(Pattern Generator)、32:4串化器(32:4Serializer)、移位寄存器(Shift Register)、重定时器(Retimer)、脉冲发生器(Pulse Generator)以及驱动器(Driver)构成，如图1所示。
[0003]码型发生器产生64路并行数据，分为两路32位数据，分别进入MSB和LSB两条数据通路，MSB通路和LSB通路电路结构相同，最后一级驱动器尺寸不同；在MSB通路内，32路并行数据首先由32:4串化器转为4路并行，每个数据宽度为4个UI(UI表示发送机输出信号的周期)，4路数据之间没有相对延迟，由移位寄存器对数据进行保存；在重定时器内，4路数据依四相时钟(CK0、CK90、CK180、CK270)进行重新定位，相邻的数据间隔1个UI的延迟；脉冲发生器接收四本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种宽度可调的高速脉冲发生器电路，其特征在于，包括晶体管M1～M9，其中晶体管M1、M4、M6为PMOS，晶体管M2、M3、M5、M7、M8、M9为NMOS；M1的源极与电源连接，栅极与时钟信号CK0连接，漏极与节点1连接；M2的源极与M3的漏极连接，栅极与时钟信号CK0连接，漏极与节点1连接；M3的源极与地连接，栅极与时钟信号CK90连接；M4的源极与电源连接，栅极与输入数据DIN连接，漏极与M6的源极连接；M5的源极与地连接，栅极与输入数据DIN连接，漏极与M6的源极连接；M6的栅极与节点1连接，漏极与输出信号POUT连接；M7的源极与地连接，栅极与节点1连接，漏极与输出信号POUT连接；M8的源极与M9的漏极连接，栅极与控制信号SEL连接，漏极与节点1连接；M9的源极与地连接，栅极与时钟信号CK0连接；M8、M9组成的支路作为一个单元，共有n个单元并联。2.根据权利要求1所述的宽度可调的高速脉冲发生器电路，其特征在于，所述n个单元中，M8的栅极分别连接n比特的控制信号SEL[1:n]，SEL[1:n]的取值相互独立，所有M9的栅极都与CK0连接。3.根据权利要求2所述的宽度可调的高速脉冲发生器电路，其特征在于，通过所述控制信号SEL[1:n]调节输出的脉冲信号的宽度。4.一种采用权利要求1～3中任一项所述的宽度可调的高速脉冲发生器电路的高速脉冲产生方法，其特征在于，当输入数据DIN＝1时，不产生脉冲，输出节点POUT始终...

【专利技术属性】
技术研发人员：盖伟新，盛凯，
申请(专利权)人：北京大学，
类型：发明
国别省市：