一种低压超结沟槽MOS器件的制备方法及结构技术

本发明专利技术涉及一种低压超结沟槽MOS器件的制备方法及结构，涉及半导体技术领域，包括：步骤S1，于衬底上形成外延层；步骤S2，于外延层中形成至少一个柱区；步骤S3，于外延层中形成浮岛；步骤S4，于外延层中形成浅沟槽，且浅沟槽的底部设有硬掩蔽层，浅沟槽的侧壁设有栅氧化层；以及于外延层中形成深沟槽，深沟槽的底部和侧壁设有场氧化层，浅沟槽和深沟槽内形成多晶硅层；步骤S5，于柱区和浮岛的上方形成体区，然后于体区的上方形成注入区；步骤S6，进行介质层的淀积和多个接触孔的刻蚀，进行金属层的淀积和刻蚀。本发明专利技术器件的安全工作区更宽，过电流能力更大，栅极电荷及反向恢复电荷更小，特征导通电阻较低。导通电阻较低。导通电阻较低。

【技术实现步骤摘要】
一种低压超结沟槽MOS器件的制备方法及结构


[0001]本专利技术涉及半导体
，尤其涉及一种低压超结的沟槽MOS器件的制备方法及应用该方法制备得到的低压超结沟槽MOS器件的结构。

技术介绍

[0002]沟槽MOS器件基于电荷平衡技术，使得原有三角形电场发展为类梯形电场，可以在一定掺杂浓度的外延层上实现更高的耐压值，是目前沟槽MOS器件结构的一个重要发展方向；同样地，在引入电荷平衡技术的类体型电场的支持下，可在满足器件耐压要求的同时采用离子掺杂浓度更浓的外延层，继而大幅度降低器件的特征导通电阻Rsp，特征导通电阻是芯片单位面积上的导通电阻，这是衡量功率MOS器件的一项重要指标。
[0003]目前电荷平衡技术应用比较广泛的低压沟槽器件结构是分裂栅沟槽MOS器件（Shield Gate Trench MOSFET，SGT MOSFET），其特点是采用深沟槽屏蔽栅结构，实现屏蔽栅厚氧化层和外延层之间的平衡耗尽，实现二维电场的搭建，可以大幅度降低外延层电阻率，实现大幅优化特征导通电阻的目的；同时分裂栅结构的引入大幅度地削减栅极
‑
漏极电容Cgd的接触面积，同时获得很小的米勒级的电容Cgd，使得器件开关过程中具有较短时间的米勒平台过渡，极大地加快了器件的开关速度，降低了开关损耗，非常适合开关式电源应用（SMPS）。但任何事情都有两面性，但面对MOSFET应用在过流保护，短路保护等相关领域，过短的米勒平台，使得dv/dt过大，瞬态功率急速拉升，器件在短路保护关断过程中易发生热电烧毁，限制了器件过流保护领域的安全工作区，因此针对以上问题，有必要设计出一种低特征导通电阻、EMI特性优越的低压超结的沟槽MOS器件的制备方法及结构，同时具有屏蔽栅MOS很低的特征导通电阻和planar MOS较宽的安全工作区，以满足特定应用场景的需要。

技术实现思路

[0004]为了解决以上技术问题，本专利技术提供了一种低压超结沟槽MOS器件的制备方法及结构。
[0005]本专利技术所解决的技术问题可以采用以下技术方案实现：一种低压超结沟槽MOS器件的制备方法，包括：步骤S1，提供一第一导电类型的衬底，并于所述衬底上形成第一导电类型的外延层；步骤S2，于所述外延层的有源区进行至少一个第二导电类型的柱区的光刻，每一所述柱区按照一第一预设次数注入形成；步骤S3，于所述外延层的外围区进行第二导电类型的浮岛的光刻，所述浮岛按照一第二预设次数注入形成，然后对所述柱区和所述浮岛进行退火；步骤S4，于所述外延层的有源区形成浅沟槽，所述浅沟槽位于所述柱区的两侧，且所述浅沟槽的底部设有一预设厚度的硬掩蔽层，所述浅沟槽的侧壁设有栅氧化层；以及于所述外延层的外围区形成深沟槽，所述深沟槽的底部和侧壁设有场氧化层，所述浅沟槽和所述深沟槽内形成多晶硅层；步骤S5，于所述柱区和所述浮岛的上方进行第二导电类型的体区的自对准注入和退火，然后于所述体区的上方进行第一导电类型的注入区的注入
和退火；步骤S6，于器件的上方进行介质层的淀积和多个接触孔的刻蚀，多个所述接触孔自所述介质层的上表面向下延伸至所述体区和靠近所述有源区的第一个所述深沟槽内；随后，进行金属层的淀积和刻蚀。
[0006]上述的一种低压超结沟槽MOS器件的制备方法，所述步骤S4具体包括：步骤S41，于所述外延层的有源区进行浅沟槽的刻蚀，所述浅沟槽位于所述柱区的两侧；步骤S42，于所述外延层的上方和所述浅沟槽内淀积形成硬掩蔽层；步骤S43，以所述硬掩蔽层为掩蔽，于所述外延层的外围区进行深沟槽的刻蚀，并于所述深沟槽的底部和侧壁生长场氧化层；步骤S44，进行第一次多晶硅的淀积，然后进行刻蚀或研磨，去除所述硬掩蔽层上方的多余的所述多晶硅；步骤S45，对所述硬掩蔽层进行湿法腐蚀，于所述浅沟槽的槽底残留一预设厚度的所述硬掩蔽层；步骤S46，于所述浅沟槽的侧壁进行栅氧化层的生长，然后进行第二次多晶硅的淀积和反刻，使所述多晶硅与所述外延层齐平。
[0007]上述的一种低压超结沟槽MOS器件的制备方法，所述步骤S2中，于所述外延层的有源区进行至少一个第二导电类型的柱区的光刻，之前还包括：于所述外延层的上方形成光阻层。
[0008]上述的一种低压超结沟槽MOS器件的制备方法，所述步骤S2中，所述第一预设次数为3~6次；注入能量为[300KEV，3MEV]。
[0009]上述的一种低压超结沟槽MOS器件的制备方法，所述步骤S3中，所述第二预设次数为1~4次；所述浮岛的注入杂质为B；退火温度为1000℃，退火时间为60min。
[0010]上述的一种低压超结沟槽MOS器件的制备方法，所述步骤S4中，所述浅沟槽的深度为[0.9 um，1.8um]。
[0011]上述的一种低压超结沟槽MOS器件的制备方法，所述步骤S44中，所述多晶硅层的淀积厚度为[0.8 um ，1.2um]。
[0012]上述的一种低压超结沟槽MOS器件的制备方法，所述步骤S45中，所述预设厚度为2000
Å
。
[0013]上述的一种低压超结沟槽MOS器件的制备方法，所述步骤S4中，所述栅氧化层的生长厚度为[300
ꢀÅꢀ
，600
Å
]。
[0014]本专利技术还提供一种低压超结沟槽MOS器件的结构，采用如上述的低压超结沟槽MOS器件的制备方法制备得到，包括：第一导电类型的衬底；第一导电类型的外延层，设置于所述衬底的上方；至少一个第二导电类型的柱区，形成于所述外延层的有源区，且每一所述柱区按照一第一预设次数注入形成；第二导电类型的浮岛，形成于所述外延层的外围区，且所述浮岛按照一第二预设次数注入形成；浅沟槽，形成于每一所述柱区的两侧，所述浅沟槽的底部设有一预设厚度的硬掩蔽层，所述浅沟槽的侧壁设有栅氧化层；深沟槽，形成于所述外延层的外围区，所述深沟槽的底部和侧壁设有场氧化层；多晶硅层，分别设置于所述浅沟槽和所述深沟槽内；第二导电类型的体区，形成于所述柱区和所述浮岛的上方；第一导电类型的注入区，形成于所述体区的上方；介质层，形成于所述外延层的上方；多个接触孔，多个所述接触孔自所述介质层的上表面向下延伸至所述体区和靠近所述有源区的第一个所述深沟槽内；金属层，覆盖器件的上方。
[0015]本专利技术技术方案的有益效果在于：本专利技术器件有源区为P/N柱（pillar）交替结构，外围区采用浮岛加深沟槽的混合型设计，浮岛提供纵向的结终端延伸结构JTE，深沟槽截断
结曲面，使得器件的击穿电压非常接近理想击穿电压；采用电阻率更小的外延层来承压，从而降低器件的特征导通电阻；相较于屏蔽栅（SGT）技术，本专利技术器件具有更宽的安全工作区，更大的过电流能力，更小的栅极电荷Qg 及反向恢复电荷Qrr ，在满足开关式电源应用以及短路能力应用的同时，还特别适合马达控制及过流保护的相关应用，大幅减小开关关断时产生的尖峰电压Vspike及振铃现象，有助于电磁干扰EMI的改善。
附图说明
[0016]图1为本专利技术较佳的实施例中，注入多层柱区的结构剖面图；图2为本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低压超结沟槽MOS器件的制备方法，其特征在于，包括：步骤S1，提供一第一导电类型的衬底，并于所述衬底上形成第一导电类型的外延层；步骤S2，于所述外延层的有源区进行至少一个第二导电类型的柱区的光刻，每一所述柱区按照一第一预设次数注入形成；步骤S3，于所述外延层的外围区进行第二导电类型的浮岛的光刻，所述浮岛按照一第二预设次数注入形成，然后对所述柱区和所述浮岛进行退火；步骤S4，于所述外延层的有源区形成浅沟槽，所述浅沟槽位于所述柱区的两侧，且所述浅沟槽的底部设有一预设厚度的硬掩蔽层，所述浅沟槽的侧壁设有栅氧化层；以及于所述外延层的外围区形成深沟槽，所述深沟槽的底部和侧壁设有场氧化层，所述浅沟槽和所述深沟槽内形成多晶硅层；步骤S5，于所述柱区和所述浮岛的上方进行第二导电类型的体区的自对准注入和退火，然后于所述体区的上方进行第一导电类型的注入区的注入和退火；步骤S6，于器件的上方进行介质层的淀积和多个接触孔的刻蚀，多个所述接触孔自所述介质层的上表面向下延伸至所述体区和靠近所述有源区的第一个所述深沟槽内；随后，进行金属层的淀积和刻蚀。2.根据权利要求1所述的一种低压超结沟槽MOS器件的制备方法，其特征在于，所述步骤S4具体包括：步骤S41，于所述外延层的有源区进行浅沟槽的刻蚀，所述浅沟槽位于所述柱区的两侧；步骤S42，于所述外延层的上方和所述浅沟槽内淀积形成硬掩蔽层；步骤S43，以所述硬掩蔽层为掩蔽，于所述外延层的外围区进行深沟槽的刻蚀，并于所述深沟槽的底部和侧壁生长场氧化层；步骤S44，进行第一次多晶硅的淀积，然后进行刻蚀或研磨，去除所述硬掩蔽层上方的多余的所述多晶硅；步骤S45，对所述硬掩蔽层进行湿法腐蚀，于所述浅沟槽的槽底残留一预设厚度的所述硬掩蔽层；步骤S46，于所述浅沟槽的侧壁进行栅氧化层的生长，然后进行第二次多晶硅的淀积和反刻，使所述多晶硅与所述外延层齐平。3.根据权利要求1所述的一种低压超结沟槽MOS器件的制备方法，其特征在于，所述步骤S2中，于所述外延层的有源区进行至少一个第二导电类型的柱区的光刻，之前还包括：于所述外延层的上方形成光阻层。4.根据权利要求1所述的一种低压超结沟槽MOS器件...

【专利技术属性】
技术研发人员：刘厚超，黄宇萍，马一洁，张雨，苏亚兵，苏海伟，
申请(专利权)人：上海维安半导体有限公司，
类型：发明
国别省市：