一种基于ZYNQ的捷变频多功能通用基带处理装置制造方法及图纸

本发明专利技术公开了一种基于ZYNQ的捷变频多功能通用基带处理装置，包括捷变频电路、时钟分配电路、ADC采集电路、电平变换电路、ZYNQ信号处理电路、存储电路、调测接口、背板通信、电源管理、面板连接器；该装置可通过CPCI总线接口按照CPCI规范与上位机通信。采用一片ZYNQ芯片控制实现双路70MHz～6GHz宽频段捷变频信号的产生、接收及调制解调，同时具备单路模拟信号ADC高速采集功能及单路TTL信号输出功能，该装置同时支持多种串口通信功能，具备一定的通用化、集成化及模块化优势。该装置主要应用于测控通信领域，可另外配合射频模块实现P/L/S/C/X等多种波段测控单机的地面测试功能，该装置可通过CPCI接口与上位机进行通信，完成模块的高效数据传输和控制。高效数据传输和控制。高效数据传输和控制。

【技术实现步骤摘要】
一种基于ZYNQ的捷变频多功能通用基带处理装置


[0001]本专利技术涉及测控通信
，尤其涉及一种基于ZYNQ的捷变频多功能通用基带处理装置，可用于运载火箭测控单机的地面测试。

技术介绍

[0002]近年来随着我国运载火箭发射任务的密集化以常态化，传统的外安系统地面测试设备缺点日益显现，主要有通用化程度差、系统构成复杂、成本高、笨重等缺陷，因此作为新型通用化地面测试设备的一部分，一种基于ZYNQ的捷变频多功能通用基带处理装置应运而生。
[0003]专利号：201821180718.3，专利技术人：杨松楠、张鹏泉、范玉进、张晶、禄姗姗，专利名称：一种基于ZYNQ的多通道无线信号采集设备，提出了一种基于ZYNQ的多通道无线信号采集设备，该专利采用FPGA+ZYNQ协同工作的架构对多路ADC进行无线信号采集，其采样率为112MHz，且不具备产生调制信号的功能，其功能单一不具备一定的通用性，与本专利技术有较大区别。
[0004]专利号：202023068307.5，专利技术人：张勇军、蔡朝锋、黎明林、朱英柏、高红丽、杨立，专利名称：一种小型化低功耗多通道软件无线电平台，提出了基于一种小型化低功耗多通道软件无线电平台，该软件无线电平台也属于基于ZYNQ的专利技术，其工作频段为100kHz～3800MHz，与本专利技术相比频率范围较窄，且其不支持网口通信及CPCI通信，与本专利技术相比其使用场景上也有所区分，同时本专利技术还支持高速ADC采集及TTL输出及多种串口通信功能，可插入支持3U卡槽CPCI通信规范的工控机箱。
[0005]专利号：201920277064.4，专利技术人：张更新，专利名称：一种基于AD9361多路频谱分析嵌入式硬件平台，提出了一种基于AD9361多路频谱分析嵌入式硬件平台，该专利技术实现了三组基于AD9361的收发通道，而本专利技术是基于AD9364实现的两组收发通道与本方案有所区分，其次AD9361由于通道集成度较高，其通道间隔离度较低，此外其方案架构采用FPGA+ZYNQ协同工作的架构，与本方案相比工作场景有所区别，系统构成有一定的差异。
[0006]综上所述，现有的外安系统地面测试设备缺点日益显现，主要有通用化程度差、系统构成复杂、成本高、笨重等缺陷。

技术实现思路

[0007]本专利技术的目的是提供一种基于ZYNQ的捷变频多功能通用基带处理装置。
[0008]本专利技术所提供的一种基于ZYNQ的捷变频多功能通用基带处理装置，包括：与ZYNQ信号处理电路分别电连接的捷变频电路、时钟分配电路、ADC采集电路、电平变换电路、存储电路、调测接口、背板通信电路、电源管理电路、面板连接器，其中：
[0009]所述捷变频电路包括第一捷变频芯片、第二捷变频芯片、第一阻抗匹配模块及第二阻抗匹配模块；所述第一阻抗匹配模块一端与所述第一捷变频芯片的一端双向连接，所述第一阻抗匹配模块的另一端产生收发信号，并分别与所述面板连接器对应端口连接，所
述第一捷变频芯片的另一端与所述ZYNQ信号处理电路电连接；所述第二阻抗匹配模块一端与所述第二捷变频芯片的一端双向连接，所述第二阻抗匹配模块的另一端产生收发信号，并分别与所述面板连接器对应端口连接，所述第二捷变频芯片的另一端与所述ZYNQ信号处理电路电连接；
[0010]所述时钟分配电路包括40MHz内部晶振、250MHz晶振、时钟选择芯片、第一时钟分配器和第二时钟分配器；所述40MHz晶振和通过所述面板连接器输入的40MHz外部参考信号通过所述时钟选择芯片进行2选1电路输出1路信号，将输出的1路信号与所述第一时钟分配器的输入端电连接，所述第一时钟分配器的输出端输出第一分路信号，所述第一分路信号分别分配至所述捷变频电路和所述ZYNQ信号处理电路；所述250MHz晶振与所述第二时钟分配器电连接，通过所述第二时钟分配器进行分路并输出第二分路信号，所述第二分路信号分别输出至所述ADC采集电路和所述ZYNQ信号处理电路；
[0011]所述ADC采集电路包括第三阻抗匹配模块及ADC模数转换器；模拟信号经过所述面板连接器对应端口与所述第三阻抗匹配模块电连接，并经过所述第三阻抗匹配模块将所述模拟信号送给所述ADC模数转换器进行数据采集，所述ADC模数转换器采集的数据通过所述ZYNQ信号处理电路进行接收和处理；
[0012]所述电平变换电路包括驱动芯片，所述驱动芯片两端分别与所述面板连接器对应端口和所述ZYNQ信号处理电路电连接；
[0013]所述ZYNQ信号处理电路包括ZYNQ芯片和33.3MHz晶振，所述ZYNQ芯片包括PL端和PS端，所述33.3MHz晶振与所述PS端连接；
[0014]所述存储电路包括DDR3、QSPI Flash、第一EEPROM，所述DDR3和所述QSPI Flash与所述ZYNQ信号处理电路PS端连接，所述第一EEPROM与所述ZYNQ信号处理电路PL端连接；
[0015]所述调测接口包括RS232串口、JTAG调试接口、PHY千兆以太网接口，所述RS232串口、所述JTAG调试接口、所述PHY千兆以太网接口与所述ZYNQ信号处理电路PS端连接；
[0016]所述背板通信电路包括模拟量采集电路、RS422串口、CPCI通信电路、第二EEPROM，所述模拟量采集电路、RS422串口、CPCI通信电路均与所述面板连接器对应端口及ZYNQ信号处理电路PL端连接，所述第二EEPROM与CPCI通信电连接；
[0017]所述电源管理电路包括二次电源转换器，所述二次电源转换器两端分别与所述ZYNQ信号处理电路和所述面板连接器对应端口连接。
[0018]优选地，所述装置为板卡结构，通过CPCI总线接口与上位机进行通信，完成模块的高效数据传输和控制，所述CPCI总线接口的外形尺寸与单槽3U板卡相适配。
[0019]优选地，所述捷变频芯片采用AD9364。
[0020]优选地，所述第一时钟分配器、第二时钟分配器均采用芯片为ADCLK846BCPZ。
[0021]优选地，所述ADC芯片采用AD9434。
[0022]优选地，所述驱动芯片为SN74AHC1G04。
[0023]优选地，所述ZYNQ芯片为XC7Z100
‑
2FFG900I。
[0024]优选地，所述面板连接器包括第一端口、第二端口、第三端口、第四端口、第五端口、第六端口、第七端口、第八端口、第九端口，所述第一端口、所述第二端口、所述第三端口、所述第四端口分别设置在所述捷变频电路中并位于板卡前面板，所述第五端口设置在所述时钟分配电路中并位于板卡前面板，所述第六端口设置在所述ADC采集电路中并位于
板卡前面板，所述第七端口设置在所述电平变换电路中并位于板卡前面板；所述第八端口和所述第九端口位于板卡后面板。
[0025]优选地，所述面板连接器的第一端口、第二端口、第三端口、第四端口、第五端口、第六端口、第七端口均为SMP
‑
JWHD半擒纵型射频连接器。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于ZYNQ的捷变频多功能通用基带处理装置，其特征在于，包括：与ZYNQ信号处理电路分别电连接的捷变频电路、时钟分配电路、ADC采集电路、电平变换电路、存储电路、调测接口、背板通信电路、电源管理电路、面板连接器，其中：所述捷变频电路包括第一捷变频芯片、第二捷变频芯片、第一阻抗匹配模块及第二阻抗匹配模块；所述第一阻抗匹配模块一端与所述第一捷变频芯片的一端双向连接，所述第一阻抗匹配模块的另一端产生收发信号，并分别与所述面板连接器对应端口连接，所述第一捷变频芯片的另一端与所述ZYNQ信号处理电路电连接；所述第二阻抗匹配模块一端与所述第二捷变频芯片的一端双向连接，所述第二阻抗匹配模块的另一端产生收发信号，并分别与所述面板连接器对应端口连接，所述第二捷变频芯片的另一端与所述ZYNQ信号处理电路电连接；所述时钟分配电路包括40MHz内部晶振、250MHz晶振、时钟选择芯片、第一时钟分配器和第二时钟分配器；所述40MHz晶振和通过所述面板连接器输入的40MHz外部参考信号通过所述时钟选择芯片进行2选1电路输出1路信号，将输出的1路信号与所述第一时钟分配器的输入端电连接，所述第一时钟分配器的输出端输出第一分路信号，所述第一分路信号分别分配至所述捷变频电路和所述ZYNQ信号处理电路；所述250MHz晶振与所述第二时钟分配器电连接，通过所述第二时钟分配器进行分路并输出第二分路信号，所述第二分路信号分别输出至所述ADC采集电路和所述ZYNQ信号处理电路；所述ADC采集电路包括第三阻抗匹配模块及ADC模数转换器；模拟信号经过所述面板连接器对应端口与所述第三阻抗匹配模块电连接，并经过所述第三阻抗匹配模块将所述模拟信号送给所述ADC模数转换器进行数据采集，所述ADC模数转换器采集的数据通过所述ZYNQ信号处理电路进行接收和处理；所述电平变换电路包括驱动芯片，所述驱动芯片两端分别与所述面板连接器对应端口和所述ZYNQ信号处理电路电连接；所述ZYNQ信号处理电路包括ZYNQ芯片和33.3MHz晶振，所述ZYNQ芯片包括PL端和PS端，所述33.3MHz晶振与所述PS端连接；所述存储电路包括DDR3、QSPI Flash、第一EEPROM，所述DDR3和所述QSPI Flash与所述ZYNQ信号处理电路PS端连接，所述第一EEPROM与所述ZYNQ信号处理电路PL端连接；所述调测接口包括RS232串口、JTAG调试接口、PHY千兆以太网接口，所述RS232串口、所述JTAG调试接口、所述PHY千兆以太网接口与所述ZYNQ信号处理电路PS...

【专利技术属性】
技术研发人员：李晓龙，朱博弢，陈樑，叶雷，郭颖，魏继栋，
申请(专利权)人：上海航天测控通信研究所，
类型：发明
国别省市：