耗尽自连续的匀场低阻器件及制造方法技术

本发明专利技术提供一种耗尽自连续的匀场低阻器件及制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型半导体接触区，第二导电类型漂移区、第二导电类型阱区、第二导电类型半导体接触区，第一介质氧化层、第二介质氧化层、第三介质氧化层、第四介质氧化层，浮空场板多晶硅电极、控制栅多晶硅电极，通孔，金属条；第一介质氧化层和多晶硅电极构成纵向浮空场板，形成一种连续耗尽元胞。在漏极加压时，多晶硅电极上会耦合出浮空电位来钳位电势，由于耗尽元胞之间存在交叠区能对漂移区同时进行耗尽。对耗尽元胞中第一介质氧化层的形状进行调节，增强耗尽连续性，提高耐压。还可以将漂移区注入剂量提高，降低比导通电阻。降低比导通电阻。降低比导通电阻。

【技术实现步骤摘要】
耗尽自连续的匀场低阻器件及制造方法


[0001]本专利技术属于功率半导体器件领域，主要提出了一种耗尽自连续的匀场低阻器件及其制造方法。

技术介绍

[0002]在我国，功率半导体器件在消费电子、计算机及外设、网络通信，电子专用设备与仪器仪表、汽车电子、LED显示屏以及电子照明等多个方面受到广泛应用。其中的横向器件由于源极、栅极、漏极都在芯片表面，易于通过内部连接与其他器件及电路集成，且特性优良，被广泛运用于功率集成电路中。横向器件的主要电学特性为反向击穿电压和比导通电阻，器件设计中，如何使器件具有高的击穿电压和低的比导通电阻是主要的研究重点。但是在高压集成电路中，对两个指标的优化却存在一定的矛盾，即R
on,sp
∝
V
B2.5
的硅极限制约。
[0003]所以，如何在提高器件耐压的同时降低比导通电阻一直是横向器件研究的主流。有研究人员在横向功率器件中引入介质槽。该结构中，相同长度下，介质槽相比硅层能承担更大的电场，所以引入介质槽可以提高器件的耐压的同时缩短器件横向尺寸，降低芯片的面积。但不足的是传统的介质槽LDMOS其比导通电阻仍然较大。

技术实现思路

[0004]本专利技术的目的是基于纵向场板结构和MIS结构的工作机理，提出一种耗尽自连续的匀场低阻器件及其制造方法。所述器件在漂移区中引入连续耗尽元胞，较常规介质槽横向器件具有更高的击穿电压和更低的比导通电阻，其制造方法也较为简单。
[0005]为实现上述专利技术目的，本专利技术技术方案如下：<br/>[0006]一种耗尽自连续的匀场低阻器件，包括：
[0007]第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型半导体接触区13，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型半导体接触区23，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33、第四介质氧化层34，浮空场板多晶硅电极41、控制栅多晶硅电极42，源极通孔51、漏极通孔52、漂移区金属通孔53，源极金属61，漏极金属62，金属条63；
[0008]其中，第二导电类型漂移区21位于第一导电类型半导体衬底11上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区21的右侧，第一导电类型半导体接触区13和第二导电类型半导体接触区23位于第一导电类型阱区12中，源极通孔51位于第一导电类型半导体接触区13和第二导电类型半导体接触区23的上表面，源极金属61位于源极通孔51的上表面；第二导电类型半导体接触区23位于第二导电类型阱区22中，漏极通孔52位于第二导电类型半导体接触区23的上表面，漏极金属62位于漏极通孔52的上表面；第二介质氧化层32位于第一导电类型阱区12上方，并且第二介质氧化层32左端与第二导电类型半导体接触区23相接触、右端与第二导电类型漂移区21相接触；第三介质氧化层33位于左侧的第二介质氧化层32与右侧的第二导电类型半导体
接触区23之间的第二导电类型漂移区21的上表面；第四介质氧化层34位于第三介质氧化层33的上面，并且覆盖第一导电类型半导体接触区13和第二导电类型半导体接触区23；控制栅多晶硅电极42覆盖在第二介质氧化层32的上表面并部分延伸至第四介质氧化层34的上表面；第一介质氧化层31和浮空场板多晶硅电极41构成纵向浮空场板、形成一种连续耗尽元胞，且第一介质氧化层31包围浮空场板多晶硅电极41，所述纵向浮空场板分布在整个第二导电类型漂移区21中，形成具有等势浮空槽的耐压层；漂移区金属通孔53位于第三介质氧化层33和第四介质氧化层34内，且在浮空场板多晶硅电极41上方连接金属条63。
[0009]作为优选方式，第一介质氧化层31和其中的浮空场板多晶硅电极41包括两个相同的圆形槽，且圆形槽方向平行于源漏方向，其中靠近漏端的的浮空场板多晶硅电极41与上层的金属条相连。
[0010]作为优选方式，所述纵向浮空场板的深度小于第二导电类型漂移区21的深度时，其对整个漂移区进行耗尽；所述纵向浮空场板插入衬底，其同时对第一导电类型半导体衬底11和第二导电类型漂移区21进行耗尽。
[0011]作为优选方式，浮空场板多晶硅电极41是多晶硅材质或是金属材质；第一导电类型半导体衬底11材料是体硅、氮化镓、碳化硅、或者是SOI材料；第一介质氧化层31是氧化层，或者是低K介质。
[0012]作为优选方式，连续耗尽元胞的第一介质氧化层31是由两个大小不同但相连的圆形槽组成，浮空场板多晶硅电极41只位于其中半径较大的圆形槽。
[0013]作为优选方式，连续耗尽元胞的第一介质氧化层31是数个垂直于源漏方向的大小相同且相连的圆形槽，每个圆形槽中浮空场板多晶硅电极41位于第一介质氧化层31中，连续耗尽元胞中心处的多晶硅电极与上层的金属条相连。
[0014]作为优选方式，第一介质氧化层31是多个长椭圆形成的结构，其中多晶硅电极41为第一介质氧化层31内部的长椭圆结构。
[0015]作为优选方式，第一介质氧化层31是由两端较大的圆形槽和中间较小的圆形槽组成的哑铃状结构，浮空场板多晶硅电极41位于两端较大的圆形槽中，哑铃状浮空场板结构沿源漏方向交替排列，垂直源漏方向上相邻的浮空场板多晶硅电极41与上层的金属条相连，且哑铃状结构介质层中间较小的圆形槽有1个至多个。
[0016]作为优选方式，所述纵向浮空场板形成的具有等势浮空槽的耐压层，应用于二极管、肖特基二极管、MOS器件、IGBT器件、JBS器件中。
[0017]作为优选方式，所述器件引入第一导电类型埋层02，纵向浮空场板同时对第一导电类型埋层02和第二导电类型漂移区21进行耗尽，所述第一导电类型埋层02位于第二导电类型漂移区21的表面、中间或者槽底部。
[0018]作为优选方式，所述器件引入第一导电类型独立深埋层01，第一导电类型独立深埋层01在刻槽之后利用槽孔进行注入得到，所形成的是包围在每个纵向浮空场板底部的独立埋层。
[0019]为实现上述专利技术目的，本专利技术还提供一种所述的一种耗尽自连续的匀场低阻器件的制造方法，包括如下步骤：
[0020]步骤1：选择第一类导电类型半导体衬底11；
[0021]步骤2：进行离子注入第二导电类型杂质，并热过程推进形成第二导电类型漂移区
21；
[0022]步骤3：选择槽型结构间距，通过光刻以及刻蚀形成两个相邻的圆柱形槽型结构；
[0023]步骤4：在槽型结构内生成第一介质氧化层31；
[0024]步骤5：淀积多晶并刻蚀至硅平面，形成浮空场板多晶硅电极41；
[0025]步骤6：形成第二介质氧化层32，再形成第三介质氧化层33；
[0026]步骤7：离子注入第一导电类型杂质并推结，形成第一导电类型阱区12，再通过离子注入第二导电类型杂质并推结，形成第二导电类型阱区22；
[0027]步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极42；
[0028]步骤本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种耗尽自连续的匀场低阻器件，其特征在于包括：第一导电类型半导体衬底(11)、第一导电类型阱区(12)、第一导电类型半导体接触区(13)，第二导电类型漂移区(21)、第二导电类型阱区(22)、第二导电类型半导体接触区(23)，第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)、第四介质氧化层(34)，浮空场板多晶硅电极(41)、控制栅多晶硅电极(42)，源极通孔(51)、漏极通孔(52)、漂移区金属通孔(53)，源极金属(61)，漏极金属(62)，金属条(63)；其中，第二导电类型漂移区(21)位于第一导电类型半导体衬底(11)上方，第一导电类型阱区(12)位于第二导电类型漂移区(21)的左侧，第二导电类型阱区(22)位于第二导电类型漂移区(21)的右侧，第一导电类型半导体接触区(13)和第二导电类型半导体接触区(23)位于第一导电类型阱区(12)中，源极通孔(51)位于第一导电类型半导体接触区(13)和第二导电类型半导体接触区(23)的上表面，源极金属(61)位于源极通孔(51)的上表面；第二导电类型半导体接触区(23)位于第二导电类型阱区(22)中，漏极通孔(52)位于第二导电类型半导体接触区(23)的上表面，漏极金属(62)位于漏极通孔(52)的上表面；第二介质氧化层(32)位于第一导电类型阱区(12)上方，并且第二介质氧化层(32)左端与第二导电类型半导体接触区(23)相接触、右端与第二导电类型漂移区(21)相接触；第三介质氧化层(33)位于左侧的第二介质氧化层(32)与右侧的第二导电类型半导体接触区(23)之间的第二导电类型漂移区(21)的上表面；第四介质氧化层(34)位于第三介质氧化层(33)的上面，并且覆盖第一导电类型半导体接触区(13)和第二导电类型半导体接触区(23)；控制栅多晶硅电极(42)覆盖在第二介质氧化层(32)的上表面并部分延伸至第四介质氧化层(34)的上表面；第一介质氧化层(31)和浮空场板多晶硅电极(41)构成纵向浮空场板、形成一种连续耗尽元胞，且第一介质氧化层(31)包围浮空场板多晶硅电极(41)，所述纵向浮空场板分布在整个第二导电类型漂移区(21)中，形成具有等势浮空槽的耐压层；漂移区金属通孔(53)位于第三介质氧化层(33)和第四介质氧化层(34)内，且在浮空场板多晶硅电极(41)上方连接金属条(63)。2.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：第一介质氧化层(31)和其中的浮空场板多晶硅电极(41)包括两个相同的圆形槽，且圆形槽方向平行于源漏方向，其中靠近漏端的的浮空场板多晶硅电极(41)与上层的金属条相连。3.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：所述纵向浮空场板的深度小于第二导电类型漂移区(21)的深度时，其对整个漂移区进行耗尽；所述纵向浮空场板插入衬底，其同时对第一导电类型半导体衬底(11)和第二导电类型漂移区(21)进行耗尽。4.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：浮空场板多晶硅电极(41)是多晶硅材质或是金属材质；第一导电类型半导体衬底(11)材料是体硅、氮化镓、碳化硅、或者是SOI材料；第一介质氧化层(31)是氧化层，或者是低K介质。5.根据权利要求1所述的一种耗尽自连续的匀场低阻器件，其特征在于：连续耗尽元胞的第一介质氧化层(31)是由两个大小不同但相连的圆形槽组成，浮空场板多晶硅电极(41)只位于其中半径较...

【专利技术属性】
技术研发人员：章文通，何佳敏，赵泉钰，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：