一种信号接收电路、解串器及通信系统技术方案

本发明专利技术提供一种信号接收电路、解串器及通信系统。所述信号接收电路应用于全双工非对称SerDes系统的解串器，所述信号接收电路包括减法器，所述减法器用于从所述解串器的接收信号中减去回声信号以消除所述接收信号中的回声，其中所述回声信号与所述解串器发送的信号成正比。所述信号接收电路包含减法器，该减法器能够从解串器的接收信号中减去回声信号以消除接收信号中的回声，从而提升通信质量。从而提升通信质量。从而提升通信质量。

【技术实现步骤摘要】
一种信号接收电路、解串器及通信系统


[0001]本专利技术属于通信领域，特别是涉及一种信号接收电路、解串器及通信系统。

技术介绍

[0002]在双工非对称SerDes(Serializer/Deserializer，串行器/解串器)系统中，下行数据通常采用高频段进行传输，而上行数据通常采用低频段进行传输，如图1所示。在双工通信模式下，上行高频段和下行低频段可以同时进行数据传输。然而，下行高频段和上行低频段之间通常会存在重叠。以解串器为例，在重叠频段内，发送端Tx2发送的数据会被接收端Rx2所接收，从而导致解串器的接收端Rx2出现回声，影响通信质量。

技术实现思路

[0003]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种信号接收电路、解串器及通信系统，用于解决现有技术中解串器接收端存在回声的问题。
[0004]为实现上述目的及其他相关目的，本专利技术提供一种信号接收电路，所述信号接收电路应用于全双工非对称SerDes系统的解串器，所述信号接收电路包括减法器，所述减法器用于从所述解串器的接收信号中减去回声信号以消除所述接收信号中的回声，其中所述回声信号与所述解串器发送的信号成正比。
[0005]于所述第一方面的一实施例中，所述减法器包括第一输入端、第二输入端和输出端，其中所述第一输入端用于输入所述接收信号，所述第二输入端用于输入所述回声信号，所述输出端用于输出所述接收信号和所述回声信号的差值信号。
[0006]于所述第一方面的一实施例中，所述信号接收电路还包括回声信号生成电路，所述回声信号生成电路用于根据所述发送信号生成所述回声信号。
[0007]于所述第一方面的一实施例中，所述减法器包括第一差分MOS对管和第二差分MOS对管，所述第一差分MOS对管包括第一MOS管和第二MOS管，所述第二差分MOS对管包括第三MOS管和第四MOS管，其中：所述第一MOS管的漏极和所述第二MOS管的漏极通过第一RC并联电路相连，所述第三MOS管的漏极和所述第四MOS管的漏极通过第二RC并联电路相连；所述第一MOS管的源极和所述第三MOS管的源极相连，并通过第一偏置电阻与电源相连；所述第二MOS管的源极和所述第四MOS管的源极相连，并通过第二偏置电阻与所述电源相连。
[0008]于所述第一方面的一实施例中，所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管均为NMOS管。
[0009]于所述第一方面的一实施例中，所述第一RC并联电路与所述第二RC并联电路相同。
[0010]于所述第一方面的一实施例中，所述第一MOS管和所述第二MOS管的漏极分别通过第一电流源和第二电流源接地，所述第三MOS管和第四MOS管的漏极分别通过第三电流源和第四电流源接地。
[0011]本专利技术的第二方面提供一种解串器，所述解串器包括信号发送电路以及本专利技术第
一方面任一项所述的信号接收电路。
[0012]本专利技术的第三方面提供一种通信系统，所述通信系统包括串行器以及本专利技术第二方面所述的解串器。
[0013]如上所述，本专利技术一个或多个实施例中所述的信号接收电路、解串器及通信系统，具有以下有益效果：
[0014]所述信号接收电路包含减法器，该减法器能够从解串器的接收信号中减去回声信号以消除接收信号中的回声，从而提升通信质量。
附图说明
[0015]图1显示为双工非对称SerDes系统的结构示意图。
[0016]图2显示为本专利技术所述信号接收电路于一具体实施例中的结构示意图。
[0017]图3显示为本专利技术所述信号接收电路于一具体实施例中的结构示意图。
[0018]图4显示为本专利技术所述信号接收电路于一具体实施例中减法器的电路图。
[0019]元件标号说明
[0020]1信号接收电路
[0021]11减法器
[0022]12比较器
[0023]13回声信号生成电路
[0024]M1第一MOS管
[0025]M2第二MOS管
[0026]M3第三MOS管
[0027]M4第四MOS管
[0028]R1第一电阻
[0029]R2第二电阻
[0030]Rb1第一偏置电阻
[0031]Rb2第二偏置电阻
[0032]VDD电源
[0033]C1第一电容
[0034]C2第二电容
[0035]I1第一电流源
[0036]I2第二电流源
[0037]I3第三电流源
[0038]I4第四电流源
[0039]Rx1、Rx2接收端
[0040]Tx1、Tx2发送端
具体实施方式
[0041]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实
施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0042]需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图示中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。此外，在本文中，诸如“第一”、“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
[0043]如图1所示的双工非对称SerDes系统中，下行数据，也即串行器向解串器发送的数据，通常采用高频段传输，上行数据，也即解串器向串行器发送的数据，通常采用低频段传输。在双工通信模式下，上行高频段和下行低频段可以同时进行数据传输。然而，下行高频段和上行低频段之间通常会存在部分重叠。此时，在重叠频段内解串器的发送端Tx2发送的信号会被其接收端Rx2所接收，从而导致解串器的接收端Rx2出现回声，影响通信质量。至少针对上述问题，本专利技术提供一种信号接收电路。所述信号接收电路包含减法器，该减法器能够从解串器的接收信号中减去回声信号以消除接收信号中的回声，从而提升通信质量。
[0044]接下来将通过具体实施例结合附图的方式对本专利技术提供的信号接收电路进行详细介绍。
[0045]请参阅图2，于本专利技术的一实施例中，信号接收电路1包括减法器11，该减法器11用于从解串器的接收信号Vrx+Vtx中减去回声信号Vecho以消除接收信号中的回声。具体地，SerDes系统中串行器发送的信号经信道传输后到达解串器的信号为Vrx，SerDes系统中解串器发送的信号为Vtx，信号Vrx和Vtx在信道中叠加而形成接收信号Vrx+Vtx。Vecho表示回声信号，该回声信号Vecho与解串器发送的信号Vtx成正比。
[004本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种信号接收电路，其特征在于，所述信号接收电路应用于全双工非对称SerDes系统的解串器，所述信号接收电路包括减法器，所述减法器用于从所述解串器的接收信号中减去回声信号以消除所述接收信号中的回声，其中所述回声信号与所述解串器发送的信号成正比。2.根据权利要求1所述的信号接收电路，其特征在于，所述减法器包括第一输入端、第二输入端和输出端，其中所述第一输入端用于输入所述接收信号，所述第二输入端用于输入所述回声信号，所述输出端用于输出所述接收信号和所述回声信号的差值信号。3.根据权利要求2所述的信号接收电路，其特征在于，所述信号接收电路还包括回声信号生成电路，所述回声信号生成电路用于根据所述发送信号生成所述回声信号。4.根据权利要求1所述的信号接收电路，其特征在于，所述减法器包括第一差分MOS对管和第二差分MOS对管，所述第一差分MOS对管包括第一MOS管和第二MOS管，所述第二差分MOS对管包括第三MOS管和第四MOS管，其中：所述第一MOS管的漏极和所述第二MOS管的漏极通...

【专利技术属性】
技术研发人员：李英轩，
申请(专利权)人：南京金阵微电子技术有限公司，
类型：发明
国别省市：