本发明专利技术提供一种PMOS开关电路、芯片及电子设备。所述PMOS开关电路包括开关PMOS管以及N阱体端连接电路，所述开关PMOS管包括第一连接端、第二连接端、控制端和N阱体端；当所述第一连接端的电压高于所述第二连接端的电压时，所述N阱体端连接电路自动将所述N阱体端与所述第一连接端相电连接；当所述第一连接端的电压低于所述第二连接端的电压时，所述N阱体端连接电路自动将所述N阱体端与所述第二连接端相电连接。所述PMOS开关电路具有良好的开关性能。能。能。
【技术实现步骤摘要】
PMOS开关电路、芯片及电子设备
[0001]本专利技术涉及一种开关电路，特别是涉及一种PMOS开关电路、芯片及电子设备。
技术介绍
[0002]PMOS(Positive channel Metal Oxide Semiconductor)是指n型衬底、p沟道、靠空穴的流动运送电流的MOS管。实际应用中，PMOS管可以作为开关使用，例如图1所示，通过调整PMOS管M_1栅极和源极之间的电压VGS可以控制源极和漏极之间处于导通或断开状态，从而实现开关功能。然而，专利技术人在实际应用中发现，在PMOS处于断开状态时源极和漏极之间有时也会存在电流，这会导致PMOS开关关断不彻底，从而影响电路性能。
技术实现思路
[0003]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种PMOS开关电路、芯片及电子设备，用于解决现有技术中PMOS处于断开状态时源极和漏极之间存在电流的问题。
[0004]为实现上述目的及其他相关目的，本专利技术的第一方面提供一种PMOS开关电路，所述PMOS开关电路包括开关PMOS管以及N阱体端连接电路，所述开关PMOS管包括第一连接端、第二连接端、控制端和N阱体端；当所述第一连接端的电压高于所述第二连接端的电压时，所述N阱体端连接电路自动将所述N阱体端与所述第一连接端相电连接；当所述第一连接端的电压低于所述第二连接端的电压时，所述N阱体端连接电路自动将所述N阱体端与所述第二连接端相电连接。
[0005]于所述第一方面的一实施例中，所述N阱体端连接电路包括第一连接支路和第二连接支路，其中，所述第一连接支路用于连接所述N阱体端和所述第一连接端，所述第二连接支路用于连接所述N阱体端和所述第二连接端，并且：当所述第一连接端的电压高于所述第二连接端的电压时，所述第一连接支路导通且所述第二连接支路断开；当所述第一连接端的电压低于所述第二连接端的电压时，所述第一连接支路断开且所述第一连接支路导通。
[0006]于所述第一方面的一实施例中，所述第一连接支路包括第一MOS管，所述第二连接支路包括第二MOS管。
[0007]于所述第一方面的一实施例中，所述第一MOS管和所述第二MOS管为PMOS管，其中：所述第一MOS管的栅极与所述第二连接端相连，所述第一MOS管的源极与所述第一连接端相连，所述第一MOS管的漏极及其N阱体端与所述开关PMOS管的N阱体端相连；所述第二MOS管的栅极与所述第一连接端相连，所述第二MOS管的源极与所述第二连接端相连，所述第二MOS管的漏极及其N阱体端与所述开关PMOS管的N阱体端相连。
[0008]于所述第一方面的一实施例中，当所述第一连接端的电压等于所述第二连接端的电压时，所述第一连接支路和所述第二连接支路均断开。
[0009]于所述第一方面的一实施例中，所述第一连接端与第一器件相连，所述第二连接端与第二器件相连，在一个或多个时间段内所述第一器件的电压高于所述第二器件的电
压，在另外一个或多个时间段内所述第一器件的电压低于所述第二器件的电压。
[0010]本专利技术的第二方面提供一种芯片，所述芯片包括本专利技术第一方面任一项所述的PMOS开关电路。
[0011]本专利技术的第三方面提供一种电子设备，所述电子设备包括本专利技术第一方面任一项所述的PMOS开关电路、第一器件和第二器件，所述第一器件与所述PMOS开关电路的第一连接端相连，所述第二器件与所述PMOS开关电路的第二连接端相连。
[0012]可选地，于所述第三方面的一实施例中，所述电子设备还包括通断状态控制电路，所述通断状态控制电路与所述PMOS开关电路的控制端相连。
[0013]可选地，于所述第三方面的一实施例中，在一个或多个时间段内所述第一器件的电压高于所述第二器件的电压，在另外一个或多个时间段内所述第一器件的电压低于所述第二器件的电压。
[0014]如上所述，本专利技术一个或多个实施例中提供的PMOS开关电路、芯片及电子设备具有以下有益效果：
[0015]PMOS开关电路包括开关PMOS管和N阱体端连接电路，其中，N阱体端连接电路能够自动将第一连接端和第二连接端中电压较高的一端与N阱体端相连，从而保证开关PMOS管在断开状态时第一连接端和第二连接端之间不存在电流。因此，所述PMOS开关电路具有良好的开关性能。
附图说明
[0016]图1显示为现有技术中PMOS开关电路的示例图。
[0017]图2显示为本专利技术所述PMOS开关电路于一具体实施例中的结构示意图。
[0018]图3显示为本专利技术所述PMOS开关电路于一具体实施例中的结构示意图。
[0019]图4显示为本专利技术所述PMOS开关电路于一具体实施例中的结构示意图。
[0020]图5显示为本专利技术所述芯片于一具体实施例中的结构示意图。
[0021]图6显示为本专利技术所述电子设备于一具体实施例中的结构示意图。
[0022]元件标号说明
[0023]1ꢀꢀꢀꢀꢀꢀꢀ
PMOS开关电路
[0024]11
ꢀꢀꢀꢀꢀꢀ
开关PMOS管
[0025]12
ꢀꢀꢀꢀꢀꢀ
N阱体端连接电路
[0026]121
ꢀꢀꢀꢀꢀ
第一连接支路
[0027]122
ꢀꢀꢀꢀꢀ
第二连接支路
[0028]A
ꢀꢀꢀꢀꢀꢀꢀ
第一连接端
[0029]B
ꢀꢀꢀꢀꢀꢀꢀ
第二连接端
[0030]C
ꢀꢀꢀꢀꢀꢀꢀ
N阱体端
[0031]G
ꢀꢀꢀꢀꢀꢀꢀ
控制端
[0032]M1
ꢀꢀꢀꢀꢀꢀ
第一MOS管
[0033]M2
ꢀꢀꢀꢀꢀꢀ
第二MOS管
[0034]M_1
ꢀꢀꢀꢀꢀ
PMOS管
具体实施方式
[0035]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0036]需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，图示中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。此外，在本文中，诸如“第一”、“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
[0037]实际应用中，PMOS管可以作为开关使用。然而，在开关PMOS管处于断开状态时源极和漏极之间有时也会存在电流，这本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种PMOS开关电路，其特征在于，所述PMOS开关电路包括开关PMOS管以及N阱体端连接电路，所述开关PMOS管包括第一连接端、第二连接端、控制端和N阱体端；当所述第一连接端的电压高于所述第二连接端的电压时，所述N阱体端连接电路自动将所述N阱体端与所述第一连接端相电连接；当所述第一连接端的电压低于所述第二连接端的电压时，所述N阱体端连接电路自动将所述N阱体端与所述第二连接端相电连接。2.根据权利要求1所述的PMOS开关电路，其特征在于，所述N阱体端连接电路包括第一连接支路和第二连接支路，其中，所述第一连接支路用于连接所述N阱体端和所述第一连接端，所述第二连接支路用于连接所述N阱体端和所述第二连接端，并且：当所述第一连接端的电压高于所述第二连接端的电压时，所述第一连接支路导通且所述第二连接支路断开；当所述第一连接端的电压低于所述第二连接端的电压时，所述第一连接支路断开且所述第一连接支路导通。3.根据权利要求2所述的PMOS开关电路，其特征在于，所述第一连接支路包括第一MOS管，所述第二连接支路包括第二MOS管。4.根据权利要求3所述的PMOS开关电路，其特征在于，所述第一MOS管和所述第二MOS管为PMOS管，其中：所述第一MOS管的栅极与所述第二连接端相连，所述第一MOS管的源极与所述第一连接端相连，所述第一MOS管的漏极及其N阱体端与所述开关PMOS管的N...
【专利技术属性】
技术研发人员：李英轩，
申请(专利权)人：南京金阵微电子技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。