一种半导体装置，包括：多个NMOS晶体管，其分别具有漏极和源极，其中，所述漏极能够与多个启动电容器的各个第二端连接，所述多个启动电容器的各个第一端能够与多个高边晶体管和多个低边晶体管连接的各节点连接，所述源极能够与电源电压的施加端电连接；以及多个控制器，其驱动多个所述NMOS晶体管的各栅极，当第一通道的所述高边晶体管被所述第一通道的驱动器关断时，不同于所述第一通道的第二通道的所述高边晶体管被所述第二通道的驱动器导通，并且所述第一通道的控制器将基于所述第二通道的启动电压的驱动电压施加至所述第一通道的所述NMOS晶体管的栅极，以保持所述NMOS晶体管处于导通状态。管处于导通状态。管处于导通状态。
【技术实现步骤摘要】
【国外来华专利技术】半导体装置
[0001]本专利技术涉及一种半导体装置。
技术介绍
[0002]以往，在由串联连接在输入电压与接地电位之间的高边晶体管和低边晶体管构成的开关臂中，当高边晶体管被配置为n沟道晶体管时，自举电路常用于驱动高边晶体管的栅极。
[0003]例如，如专利文献1中所公开，以往常见的自举电路包括启动电容器和二极管。启动电容器的一端与开关臂中的高边和低边晶体管连接在一起的节点连接。启动电容器的另一端与二极管的阴极连接。二极管的阳极与电源电压的施加端连接。尤其，阳极通常通过电阻器与电源电压的施加端连接。启动电容器的另一端与驱动高边晶体管的栅极的驱动器连接。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1：日本特开2018
‑
133916号公报
技术实现思路
[0007]专利技术要解决的问题
[0008]在上述使用二极管的自举电路中，当低边晶体管导通时(高边晶体管截止时)，启动电容器通过二极管由电源电压充电。在二极管的阴极产生的启动电压由驱动器施加至高边晶体管的栅极，高边晶体管导通。这里，启动电压＝输入电压+(电源电压
‑
二极管的Vf)。
[0009]因此，产生二极管的Vf引起的二极管损失。此外，施加至栅极的启动电压下降二极管的Vf，因此高边晶体管的导通电阻增加。然而，这会导致效率降低。
[0010]另一方面，近年来出现了在单个封装中容纳IGBT(绝缘栅双极晶体管)或MOSFET(金属氧化物半导体场效应晶体管)等的功率器件以及用于驱动功率器件的驱动器IC的IPM(智能功率模块)。在IPM中，如上所述的功率器件用作形成开关臂的高边和低边晶体管，因此施加于高边晶体管的是高输入电压。
[0011]当自举电路应用于诸如处理高电压的IPM的半导体装置时，优选提高效率。
[0012]针对上述背景，本专利技术的目的在于，提供一种能够提高效率的高电压半导体装置。
[0013]解决问题的技术方案
[0014]根据本专利技术的一方面，一种半导体装置，包括：多个高边晶体管及多个低边晶体管，其串联连接在输入电压与接地电位之间以形成多个开关臂；多个NMOS晶体管，其分别具有漏极和源极，其中，所述漏极被配置为能够与多个启动电容器的各个第二端连接，所述多个启动电容器的各个第一端能够与多个所述高边晶体管和多个所述低边晶体管连接在一起的各节点连接，所述源极被配置为能够与电源电压的施加端电连接；多个控制器，其被配置为驱动所述多个NMOS晶体管的各栅极；以及多个驱动器，其被配置为将出现在各个所述
第二端的各启动电压或出现在各节点的各开关电压施加至多个所述高边晶体管的各控制端以导通和关断高边晶体管。当第一通道的所述高边晶体管被所述第一通道的所述驱动器关断时，不同于所述第一通道的第二通道的所述高边晶体管被所述第二通道的所述驱动器导通，并且所述第一通道的所述控制器将基于所述第二通道的所述启动电压的驱动电压施加至所述第一通道的所述NMOS晶体管的栅极，以保持所述NMOS晶体管处于导通状态(第一配置)。
[0015]在上述第一配置中，优选地，所述第一通道的所述控制器被配置为：当检测到在所述第一通道的所述低边晶体管截止时所述第一通道的所述高边晶体管被截止并且然后所述第一通道的所述低边晶体管导通时，导通所述NMOS晶体管(第二配置)。
[0016]在上述第二配置中，优选地，所述第一通道的所述控制器被配置为：在检测到所述第一通道的所述开关电压下降到低于所述接地电位的电压并且然后变得等于所述接地电位时，导通所述NMOS晶体管(第三配置)。
[0017]在上述第一配置中，优选地，所述第一通道的所述控制器被配置为：当检测到在所述第一通道的所述低边晶体管截止，所述第一通道的所述高边晶体管截止时，导通所述NMOS晶体管(第四配置)。
[0018]在上述第四配置中，优选地，所述第一通道的所述控制器被配置为：在检测到所述第一通道的所述开关电压变得低于所述接地电位时，导通所述NMOS晶体管(第五配置)。
[0019]根据上述第一至第五配置中的任一配置的半导体装置，优选地，还包括：电压调整器，其被配置为调整所述第二通道的所述启动电压以使所述启动电压等于比所述启动电压低的驱动电压(第六配置)。
[0020]在上述第六配置中，优选地，所述电压调整器包括：分压电阻器，其被配置为对所述启动电压进行分压；以及缓冲器，其被配置为：被供给由所述分压电阻器分压后的电压，以输出所述驱动电压(第七配置)。
[0021]在上述第六配置中，优选地，所述电压调整器包括：恒流源，其被配置为基于所述启动电压生成恒流；以及齐纳二极管，其被配置为被供给由所述恒流源生成的电流(第八配置)。
[0022]在上述第一至第八配置中的任一配置中，优选地，所述多个高边晶体管包括三个高边晶体管，所述多个低边晶体管包括三个低边晶体管，所述多个开关臂包括三个开关臂，所述多个启动电容器包括三个启动电容器，所述多个NMOS晶体管包括三个NMOS晶体管，所述多个控制器包括三个控制器，并且所述多个驱动器包括三个驱动器(第九配置)。
[0023]在上述第九配置中，优选地，多个所述高边晶体管以彼此120度的相位差导通和截止(第十配置)。
[0024]在上述第九或第十配置中，优选地，各个节点能够与DC无刷电机的U相端子、V相端子以及W相端子连接(第十一配置)。
[0025]在上述第一至第十一配置中的任一配置中，优选地，基于从设置在半导体装置的外部的微处理器输出的驱动控制信号，所述高边晶体管和所述低边晶体管被导通和截止(第十二配置)。
[0026]专利技术的效果
[0027]根据本说明书中公开的半导体装置，可以提高处理高输入电压的半导体装置的效
率。
附图说明
[0028]图1是示出本专利技术的示例性实施方式的IPM系统的配置的图。
[0029]图2是示出IPM的内部配置的一例的图。
[0030]图3是示出高边驱动IC和低边驱动IC的内部配置的一例的图。
[0031]图4是示出IPM的自举电路的主要部分的配置的图。
[0032]图5是示出第一自举电路的动作例的时间图。
[0033]图6是示出第一高边晶体管、第二高边晶体管和第三高边晶体管的导通/截止状态的转变的一例的图。
[0034]图7是示出第一自举电路的动作的另一例的时间图。
[0035]图8是示出电压调整器的一配置例的图。
[0036]图9是示出电压调整器的另一配置例的图。
[0037]图10是示出参考例的开关臂的驱动配置的图。
[0038]图11是示出图3所示的IPM的变形例的配置图。
具体实施方式
[0039]<关于参考例>
[0040]在描述本专利技术的实施方式之前，首先对参考例进行描述以帮助理解本专利技术的实施方式的特征。
[0本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，包括：多个高边晶体管及多个低边晶体管，其串联连接在输入电压与接地电位之间以形成多个开关臂；多个NMOS晶体管，其分别具有：漏极，其被配置为能够与多个启动电容器的各个第二端连接，所述多个启动电容器的各个第一端能够与多个所述高边晶体管和多个所述低边晶体管连接在一起的各节点连接，以及所述源极被配置为能够与电源电压的施加端电连接；多个控制器，其被配置为驱动所述多个NMOS晶体管的各栅极；以及多个驱动器，其被配置为将出现在各个所述第二端的各启动电压或出现在各节点的各开关电压施加至多个所述高边晶体管的各控制端，以导通和关断高边晶体管，其中，当第一通道的所述高边晶体管被所述第一通道的所述驱动器关断时，不同于所述第一通道的第二通道的所述高边晶体管被所述第二通道的所述驱动器导通，并且所述第一通道的所述控制器将基于所述第二通道的所述启动电压的驱动电压施加至所述第一通道的所述NMOS晶体管的栅极，以保持所述NMOS晶体管处于导通状态。2.根据权利要求1所述的半导体装置，其中，所述第一通道的所述控制器被配置为：当检测到在所述第一通道的所述低边晶体管截止时，所述第一通道的所述高边晶体管被截止并且然后所述第一通道的所述低边晶体管被导通时，导通所述NMOS晶体管。3.根据权利要求2所述的半导体装置，其中，所述第一通道的所述控制器被配置为：在检测到所述第一通道的所述开关电压下降到低于所述接地电位的电压并且然后变得等于所述接地电位时，导通所述NMOS晶体管。4.根据权利要求1所述的半导体装置，其中，所述第一通道的所述控制器被配置为：当检测到在所述第一通道的所述低边晶体管截止，所述第一通道的所述高边晶体...
【专利技术属性】
技术研发人员：原英夫，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。