一种短路保护方法、电路和总线驱动器技术

本发明专利技术公开了一种短路保护方法、电路和总线驱动器，其中的一种短路保护方法包括如下步骤：判断上支路是否导通；当判断结果为所述上支路导通时，进一步执行如下步骤：将所述总线驱动器输出端口的输出电压与第一短路阈值电压进行比较，获得第一短路比较结果；将所述输出电压与第一带载阈值电压进行比较，获得第一带载比较结果；依据所述第一短路比较结果和所述第一带载比较结果控制所述上支路中流过的电流大小，当所述上支路处于重载或者短路时，所述上支路中流过的电流分别由所注入的不同电流来决定。本发明专利技术能解耦驱动电路中开关管的内阻与短路电流之间的相互制约关系，提升总线上电路节点输出的差分驱动电压的幅值。上电路节点输出的差分驱动电压的幅值。上电路节点输出的差分驱动电压的幅值。

【技术实现步骤摘要】
一种短路保护方法、电路和总线驱动器


[0001]本专利技术涉及总线驱动器
，特别涉及总线驱动器的一种短路保护方法、电路和总线驱动器。

技术介绍

[0002]用于标准数据交换的接口器件，如RS485、RS232和CAN等接口芯片，设计时不仅均需遵循相应通讯协议电气特性标准的规定，它们的总线端口还必须能够抵抗来自总线的各种风险，尤其是其总线驱动器，不仅需要考虑总线驱动器未上电时的情况，还要考虑已上电情况下，总线驱动器输出端口可能已处于导通或者高阻的状态，总线驱动器能否从当前状态退出，能否将处于电源轨
‑
总线驱动器
‑
总线三者之间的信号路径打开或关闭，以保证风险造成的电流流动的路径均受控制，确保总线驱动器本身不受损坏。此外，总线驱动器还必须能够抵抗在特定环境中可能发生的过电压事件。
[0003]图1为现有技术总线驱动器常规电路原理图，其中只画出了与本专利技术相关的驱动级部分，包括上支路、下支路、供电端口VCC、接地端口GND和输出端口OUT，上支路一端作为供电端口用于连接电源轨，上支路另一端和下支路一端连接在一起作为输出端口用于输出总线驱动器的输出电压，下支路另一端作为接地端口用于接地；每个支路中包括开关单元和防倒灌单元。图1中二极管DP和二极管DN分别为上支路和下支路的防倒灌单元，它们可以是常规的二极管，也可以是为了在正向导通情况下压降更低而基于与其他半导体器件不同的连接方式构成的二极管；PMOS管MP1和NMOS管N1分别为上支路和下支路的开关单元，在实际的芯片设计时，各支路中的开关管可以设计为多个同类型的开关管并联，例如MOS管MP1设计为两个PMOS管并联、MOS管MN1设计为两个NMOS管并联。
[0004]图2为图1所示总线驱动器在总线中的应用原理图，其中包括两条总线，至少一个电路节点，该电路节点与其中一条总线连接于A点，与另外一条总线连接于B点，该电路节点(A，B)配置了两个图1所示的总线驱动器，第一总线驱动器的输出端口连接A点，第二总线驱动器的输出端口连接B点，在同一时刻，
①
通路和
②
通路只有一个工作，从而节点(A，B)会输出一个差分驱动电压，因此图1中的总线驱动器在工作时，只有一个支路会工作。
[0005]常规总线驱动器在输出过载或者输出端口短路时的保护策略一般设计为：当输出端口的输出电压为高电平时，即上支路P开关管导通，下支路N开关管关断，当因过载或短路导致输出端口的输出电压过低，低于上支路短路阈值，控制信号将多管并联的P开关管中大部分关断，从而限制输出端口从电源轨上抽取的电流；反之，当输出端口的输出电压为低电平时，当因过载或短路导致输出端口的输出电压过高，高于下支路短路阈值，控制信号将多管并联的N开关管大部分关断，从而限制从输出端口灌入地的电流，起到对总线驱动器短路保护的作用。但这种方式存在如下缺点：
[0006](1)为保证节点(A，B)输出的差分驱动电压的幅度，在芯片设计时一般会将开关管内阻设计得尽量小。但是在输出端口电压到达相应的短路阈值点前，对应的开关管将进入饱和区，内阻越小饱和电流会越大，饱和电流由电源轨经上支路流向输出端口，或者由输出
端口经下支路流向地，使得总线驱动器温升显著，可靠性大大降低；
[0007](2)当总线驱动器处于短路状态时，由于驱动级开关管导通数目少，内阻大，会使得短路恢复点很难达到，例如：设计短路状态下开关管内阻为正常状态下的3倍来限电流，则由短路状态恢复到正常状态时要求流经开关管的电流需减小至正常状态下的1/3，才能使输出端口的输出电压恢复至阈值点，再次打开大部分的开关管，这个缺点直接导致总线驱动器输出的共模电平在较低、较负的情况下，节点(A，B)无法提供足够的差分驱动电压。
[0008]针对图2应用原理图，总线驱动器输出端口的输出电压包括：第一总线驱动器输出端口的输出电压VA，以及第二总线驱动器输出端口的输出电压VB；总线驱动器输出的共模电平指的是：第一总线驱动器输出端口的输出电压与第二总线驱动器输出端口的输出电压之和的一半，即(VA+VB)/2；节点(A，B)输出的差分驱动电压指的是：第一总线驱动器输出端口的输出电压与第二总线驱动器输出端口的输出电压之差，即(VA
‑
VB)。
[0009]上述缺点限制了开关管内阻不能太小，其实就限制了总线驱动器的带载能力。

技术实现思路

[0010]有鉴于此，本专利技术要解决的技术问题是提供一种驱动短路保护方法和至少在一定程度上解决现有技术中存在的技术问题之一。
[0011]作为本专利技术的第一个方面，所提供的短路保护方法实施例如下：
[0012]一种短路保护方法，应用于总线驱动器，所述总线驱动器包括上支路和下支路，所述上支路中的开关管为PMOS管，所述下支路中的开关管为NMOS管，所述总线驱动器正常工作时，所述上支路的和所述下支路只有一个导通，所述短路保护方法包括如下步骤：
[0013]判断所述上支路是否导通；
[0014]当判断结果为所述上支路导通时，进一步执行如下步骤：
[0015]将所述总线驱动器输出端口的输出电压与第一短路阈值电压进行比较，获得第一短路比较结果；
[0016]将所述输出电压与第一带载阈值电压进行比较，获得第一带载比较结果；
[0017]依据所述第一短路比较结果和所述第一带载比较结果控制所述上支路中流过的电流大小，控制逻辑如下：
[0018]当所述输出电压≤所述第一短路阈值电压时，所述上支路中流过的电流由注入所述上支路中的第一预设电流决定；
[0019]当所述第一短路阈值电压＜所述输出电压≤所述第一带载阈值电压时，所述上支路中流过的电流由注入所述上支路中的第二预设电流决定；
[0020]当所述第一带载阈值电压时＜所述输出电压≤电源轨电压时，所述上支路中流过的电流由所述总线驱动器的驱动负载决定；
[0021]所述第一预设电流＜所述第二预设电流。
[0022]进一步地，由所述上支路中开关管栅极驱动信号的高低来判断所述上支路是否导通。
[0023]一种短路保护方法，应用于总线驱动器，所述总线驱动器包括上支路和下支路，所述上支路中的开关管为PMOS管，所述下支路中的开关管为NMOS管，所述总线驱动器正常工作时，所述上支路的和所述下支路只有一个导通，所述短路保护方法包括如下步骤：
[0024]判断所述下支路是否导通；
[0025]当判断结果为所述下支路导通时，进一步执行如下步骤：
[0026]将所述总线驱动器输出端口的输出电压与第二短路阈值电压进行比较，获得第二短路比较结果；
[0027]将所述输出电压与第二带载阈值电压进行比较，获得第二带载比较结果；
[0028]依据所述第二短路比较结果和所述第二带载比较结果控制所述下支路中流过的电流大小，控制逻辑如下：
[0029]当0≤所述输出电压≤所述第二带载阈值电压时，所述下支路中流过的电流由所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种短路保护方法，应用于总线驱动器，所述总线驱动器包括上支路和下支路，所述上支路中的开关管为PMOS管，所述下支路中的开关管为NMOS管，所述总线驱动器正常工作时，所述上支路的和所述下支路只有一个导通，其特征在于，所述短路保护方法包括如下步骤：判断所述上支路是否导通；当判断结果为所述上支路导通时，进一步执行如下步骤：将所述总线驱动器输出端口的输出电压与第一短路阈值电压进行比较，获得第一短路比较结果；将所述输出电压与第一带载阈值电压进行比较，获得第一带载比较结果；依据所述第一短路比较结果和所述第一带载比较结果控制所述上支路中流过的电流大小，控制逻辑如下：当所述输出电压≤所述第一短路阈值电压时，所述上支路中流过的电流由注入所述上支路中的第一预设电流决定；当所述第一短路阈值电压＜所述输出电压≤所述第一带载阈值电压时，所述上支路中流过的电流由注入所述上支路中的第二预设电流决定；当所述第一带载阈值电压时＜所述输出电压≤电源轨电压时，所述上支路中流过的电流由所述总线驱动器的驱动负载决定；所述第一预设电流＜所述第二预设电流。2.根据权利要求1所述短路保护方法，其特征在于：由所述上支路中开关管栅极驱动信号的高低来判断所述上支路是否导通。3.一种短路保护方法，应用于总线驱动器，所述总线驱动器包括上支路和下支路，所述上支路中的开关管为PMOS管，所述下支路中的开关管为NMOS管，所述总线驱动器正常工作时，所述上支路的和所述下支路只有一个导通，其特征在于，所述短路保护方法包括如下步骤：判断所述下支路是否导通；当判断结果为所述下支路导通时，进一步执行如下步骤：将所述总线驱动器输出端口的输出电压与第二短路阈值电压进行比较，获得第二短路比较结果；将所述输出电压与第二带载阈值电压进行比较，获得第二带载比较结果；依据所述第二短路比较结果和所述第二带载比较结果控制所述下支路中流过的电流大小，控制逻辑如下：当0≤所述输出电压≤所述第二带载阈值电压时，所述下支路中流过的电流由所述总线驱动器的驱动负载决定；当所述第二带载阈值电压＜所述输出电压≤所述第二短路阈值电压时，所述下支路中流过的电流由注入所述下支路中的第三预设电流决定；当所述第二短路阈值电压＜所述输出电压时，所述下支路中流过的电流由注入所述下支路中的第四预设电流决定；所述第三预设电流＞所述第四预设电流。4.根据权利要求3所述短路保护方法，其特征在于：由所述下支路中开关管栅极驱动信
号的高低来判断所述下支路是否导通。5.一种短路保护方法，应用于总线驱动器，所述总线驱动器包括上支路和下支路，所述上支路中的开关管为PMOS管，所述下支路中的开关管为NMOS管，所述总线驱动器正常工作时，所述上支路的和所述下支路只有一个导通，其特征在于，所述短路保护方法包括如下步骤：判断所述上支路是否导通；当判断结果为所述上支路导通时，进一步执行如下步骤：将所述总线驱动器输出端口的输出电压与第一短路阈值电压进行比较，获得第一短路比较结果；将所述输出电压与第一带载阈值电压进行比较，获得第一带载比较结果；依据所述第一短路比较结果和所述第一带载比较结果控制所述上支路中流过的电流大小，控制逻辑如下：当所述输出电压≤所述第一短路阈值电压时，所述上支路中流过的电流由注入所述上支路中的第一预设电流决定；当所述第一短路阈值电压＜所述输出电压≤所述第一带载阈值电压时，所述上支路中流过的电流由注入所述上支路中的第二预设电流决定；当所述第一带载阈值电压时＜所述输出电压≤电源轨电压时，所述上支路中流过的电流由所述总线驱动器的驱动负载决定；判断所述下支路是否导通；当判断结果为所述下支路导通时，进一步执行如下步骤：将所述总线驱动器输出端口的输出电压与第二短路阈值电压进行比较，获得第二短路比较结果；将所述输出电压与第二带载阈值电压进行比较，获得第二带载比较结果；依据所述第二短路比较结果和所述第二带载比较结果控制所述下支路中流过的电流大小，控制逻辑如下：当0≤所述输出电压≤所述第二带载阈值电压时，所述下支路中流过的电流由所述总线驱动器的驱动负载决定；当所述第二带载阈值电压＜所述输出电压≤所述第二短路阈值电压时，所述下支路中流过的电流由注入所述下支路中的第三预设电流决定；当所述第二短路阈值电压＜所述输出电压时，所述下支路中流过的电流由注入所述下支路中的第三预设电流决定；所述第一预设电流＜所述第二预设电流；所述第三预设电流＞所述第四预设电流。6.根据权利要求5所述短路保护方法，其特征在于：由所述上支路中开关管栅极驱动信号的高低来判断所述上支路是否导通；由所述下支路中开关管栅极驱动信号的高低来判断所述下支路是否导通。7.一种短路保护电路，应用于总线驱动器，所述总线驱动器包括上支路和下支路，所述上支路中的开关管为PMOS管，所述下支路中的开关管为NMOS管，所述总线驱动器正常工作时，所述上支路的和所述下支路只有一个导通，其特征在于：所述短路保护电路包括第一短路保护单元；
所述第一短路保护单元包括：第一判断单元，用于判断所述上支路是否导通；第一执行单元，用于当所述第一判断单元的判断结果为所述上支路导通时，进一步执行如下动作：将所述总线驱动器输出端口的输出电压与第一短路阈值电压进行比较，获得第一短路比较结果；将所述输出电压与第一带载阈值电压进行比较，获得第一带载比较结果；依据所述第一短路比较结果和所述第一带载比较结果控制所述上支路中流过的电流大小，控制逻辑如下：当所述输出电压≤所述第一短路阈值电压时，所述上支路中流过的电流由注入所述上支路中的第一预设电流决定；当所述第一短路阈值电压＜所述输出电压≤所述第一带载阈值电压时，所述上支路中流过的电流由注入所述上支路中的第二预设电流决定；当所述第一带载阈值电压时＜所述输出电压≤电源轨电压时，所述上支路中流过的电流由所述总线驱动器的驱动负载决定；所述第一预设电流＜所述第二预设电流。8.根据权利要求7所述短路保护电路，其特征在于：所述第一判断单元由所述上支路中开关管栅极驱动信号的高低来判断所述上支路是否导通。9.一种短路保护电路，应用于总线驱动器，所述总线驱动器包括上支路和下支路，所述上支路中的开关管为PMOS管，所述下支路中的开关管为NMOS管，所述总线驱动器正常工作时，所述上支路的和所述下支路只有一个导通，其特征在于，所述短路保护电路包括：第一比较器，所述第一比较器正相输入端用于输入总线驱动器输出端口的输出电压、负相输入端用于输入所述第一短路阈值电压；所述第一比较器的置位端用于输入所述上支路中开关管的栅极驱动信号，实现所述判断所述上支路是否导通；当所述上支路中开关管的栅极驱动信号为高电平时，所述第一比较器的输出端被置位为高电平；当所述上支路中开关管的栅极驱动信号为低电平时，所述第一比较器的输出端输出所述第一短路比较结果；第一延迟单元，所述第一延迟单元的输入端用于接收所述第一比较器的输出端电平，当所述第一比较器的输出端电平为高电平时，所述第一延迟单元用于对该高电平进行整形和传递，由其输出端输出相应的高电平；当所述第一比较器的输出端电平为低电平时，所述第一延迟单元用于经过第一延时时间后由其输出端输出该低电平；第一电压控制电流单元，所述第一电压控制电流单元的控制端连接所述第一延迟单元的输出端，当所述第一电压控制电流单元的控制端接收到高电平时，所述第一电压控制电流单元的输出端输出第一恒定电流；当所述第一电压控制电流单元的控制端接收到低电平时，所述第一电压控制电流单元的输出端输出第二恒定电流，所述第一恒定电流＞所述第二恒定电流；第一电流比例单元，所述第一电流比例单元包括PMOS管MP2和PMS管MP3，所述PMOS管MP2的源极和所述PMS管MP3的源极连接在一起后用于连接电源轨，所述PMOS管MP2的漏极、所述PMOS管MP2的栅极和所述PMS管MP3的栅极连接在一起后连接所述第一电压控制电流单
元的输出端，所述PMOS管MP3的漏极用于连接所述上支路的防倒灌二极管的阳极。10.根据权利要求9所述短路保护电路，其特征在于，所述第一延迟单元包括：PMOS管MP4、NMOS管MN4、电容C1和施密特反相器SMT1；所述PMOS管MP4的栅极和所述NMOS管MN4的栅极连接在一起后作为所述第一延迟单元的输入端，所述PMOS管MP4的源极用于连接所述电源轨，所述PMOS管MP4的漏极、所述NMOS管MN4的漏极、所述电容C1一端和所述施密特反相器SMT1的输入端连接在一起，所述NMOS管MN4的源极和所述电容C1另一端连接在一起后用于接地，所述施密特反相器SMT1的输出端作为所述第一延迟单元的输出端。11.根据权利要求9所述短路保护电路，其特征在于，所述第一电压控制电流单元包括：开关管S1、第一基准电流IP1和第二基准电流IP2；所述开关管S1的控制端作为所述第一电压控制电流单元的控制端，所述开关管S1的一端和所述第二基准电流IP2的一端连接在一起后作为所述第一电压控制电流单元的输出端，所述开关管S1的另一端连接所述第一基准电流IP1的一端，所述第一基准电流IP1的另一端用于输入第一基准电流信号，所述第二基准电流IP2另一端用于输入第二基准电流信号。12.一种短路保护电路，应用于总线驱动器，所述总线驱动器包括上支路和下支路，所述上支路中的开关管为PMOS管，所述下支路中的开关管为NMOS管，所述总线驱动器正常工作时，所述上支路的和所述下支路只有一个导通，其特征在于：所述短路保护电路包括第二短路保护单元；所述第二短路保护单元包括：第二判断单元，用于判断所述下支路是否导通；第二执行单元，用于当所述第二判断单元的判断结果为所述下支路导通时，进一步执行如下动作：将所述总线驱动器输出端口的输出电压与第二短路阈值电压进行比较，获得第二短路比较结果；将所述输出电压与第二带载阈值电压进行比较，获得第二带载比较结果；依据所述第二短路比较结果和所述第二带载比较结果控制所述下支路中流过的电流大小，控制逻辑如下：当0≤所述输出电压≤所述第二带载阈值电压时，所述下支路中流过的电流由所述总线驱动器的驱动负载决定；当所述第二带载阈值电压＜所述输出电压≤所述第二短路阈值电压时，所述下支路中流过的电流由注入所述下支路中的第三预设电流决定；当所述第二短路阈值电压＜所述输出电压时，所述下支路中流过的电流由注入所述下支路中的第四预设电流决定；所述第三预设电流＞所述第四预设电流。13.根据权利要求12所述短路保护电路，其特征在于：所述第二判断单元由所述下支路中开关管栅极驱动信号的高低来判断所述下支路是否导通。14.一种短路保护电路，应用于总线驱动器，所述总线驱动器包括上支路和下支路，所述上支路中的开关管为PMOS管，所述下支路中的开关管为NMOS管，所述总线驱动器正常工作时，所述上支路的和所述下支路只有一个导通，其特征在于,所述短路保护电路包括：第二比较器，所述第二比较器正相输入端用于输入所述第二短路阈值电压、负相输入
端用于输入总线驱动器输出端口的输出电压；所述第二比较器的置位端用于输入所述下支路中开关管的栅极驱动信号，实现所...

【专利技术属性】
技术研发人员：ꢀ五一IntClG零五F一五六，
申请(专利权)人：深圳南云微电子有限公司，
类型：发明
国别省市：