一种负线性率调整率的电流源制造技术

本发明专利技术提供一种负线性率调整率的电流源，包括偏置电路、乘法器电路、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管；偏置电路的另一端通过乘法器电路与第六MOS管的栅极相连接，第三MOS管的漏极与第六MOS管的源极相连接，第六MOS管的漏极接地；第一MOS管的漏极和第二MOS管的漏极分别与乘法器电路相连接；第四MOS管的漏极与乘法器电路相连接，第五MOS管的漏极为总输出端。偏置电路产生的偏置电流经过乘法器电路以及主要电路后，在第三MOS管、第四MOS管和第六MOS管组成的一级增益反馈级中，能够有效降低总输出端电流的线性调整率，通过反向抵消电源电压自身存在的正向线性调整率的方式，满足较低线性调整率的使用要求。的使用要求。的使用要求。

【技术实现步骤摘要】
一种负线性率调整率的电流源


[0001]本专利技术涉及电力电子
，特别是涉及一种负线性率调整率的电流源。

技术介绍

[0002]精准电流源电路是高精度模拟芯片必不可少的组成部分，用于提供电路工作所需要的电流偏置。一般需要设计出尽量与其它参数无关，比如与电源电压变化无关的电流源。以下就通过示例的方法，给出几种典型的以电源不相干的电流源设计方法。
[0003]图1是一个常用的电流源电路。201是基准模块，产生一个基准电压Vref，该电压是一个与VDD无关的精准电压。202是运算放大器，203是电阻，204是N型MOS管，205和206是P型MOS管。运算放大器202、N型MOS管204、电阻203形成一个负反馈结构。该结构使电阻203两端的压降等于基准电压Vref。因此，电阻203流过的电流为：
[0004][0005]电阻203、N型MOS管204、P型MOS管205、206流过的电流都是相等的，因此：
[0006][0007]式子(2)依然是图2输出电流的近似表达式。实际的输出电流，依然受到很多因素的影响，比如基准电压、运算放大器的增益、N型MOS管204和P型MOS管206的有限增益。这些因素对电源电压VDD的依赖，会传导到输出电流，使输出电流IOUT依然与电源电压有一定的相关性。不过，图2电流源对电源电压VDD的相关性相比图1减少了许多。
[0008]图3是给出的第三个电流源实例。P型MOSFET 301、302，运算放大器303，电阻304，NPN晶体管305、306组成一个负反馈结构，该结构的反馈作用使AN1和BN1的端电压相等，并且使P型MOS管301、302、307流过的电流也相等，该电流可以计算得出：
[0009][0010]其中VT是一个与温度成正比的常数。因此，式子(3)产生的是一个以温度成正比的电流。
[0011]P型MOSFET 309、310，运算放大器311，电阻313，NPN晶体管312组成令一个负反馈结构，该结构的反馈作用使AN2和BN2的端电压相等，并且使P型MOS管309、310、308流过的电流也相等，该电流可以计算得出：
[0012][0013]其中，Vbe312是NPN晶体管312的基极、发射极电压，是一个负温度系数的电压，因此，式子(4)产生的是一个负温度系数的电流。
[0014]最终的输出电流IOUT是P型MOS管307、308产生的电流之和。即：
[0015][0016]图2产生的电流也是与电源电压VDD无关的电流，但是因为运算放大器303、311有限的增益，以及P型MOS管301、302、307、308、309、310有限的阻抗，最终导致输出电流也会与电源电压有一定的相关性。
[0017]图2和图3所示的电路图采用更加复杂的电路结构，得到比图1所示电路图精度更高的电流源，但是因为其结构复杂，影响其精度的因素也随之增多，再加上其正的线性调整率的特性，当输入到处理电路模块的时候，一级一级的级联，会不断增加其对电源电压的相关性。最终的结果是，一个完全与VDD无关的外部信号输入，在具体电路结构下，输出的最终信号将表现出与VDD 1％左右的线性相关性，当前的电流源普遍存在较高的线型率，明显地与VDD存在相关关系。

技术实现思路

[0018]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种负线性率调整率的电流源，用于解决现有技术中难以降低电源电压的线性调整率的问题。
[0019]为实现上述目的及其他相关目的，本专利技术提供一种负线性率调整率的电流源，包括偏置电路、乘法器电路、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管；
[0020]所述偏置电路的一端、所述第一MOS管的源极、第二MOS管的源极、第三MOS管的源极、第四MOS管的源极和第五MOS管的源极分别与电源相连接；所述偏置电路的另一端通过所述乘法器电路与所述第六MOS管的栅极相连接，所述第三MOS管的漏极与所述第六MOS管的源极相连接，所述第六MOS管的漏极接地；
[0021]所述第一MOS管的栅极与所述第二MOS管的栅极相连接，所述第一MOS管的漏极和第二MOS管的漏极分别与所述乘法器电路相连接；
[0022]所述第三MOS管的栅极、所述第四MOS管的栅极和第五MOS管的栅极相连接，所述第四MOS管的漏极与所述乘法器电路相连接，所述第五MOS管的漏极为总输出端。
[0023]于本专利技术的一实施例中，所述偏置电路包括第一电阻、第二电阻、第七MOS管和第八MOS管，所述第一电阻的一端和第八MOS管的源极分别与所述电源相连接，所述第一电阻的另一端分别与所述第七MOS管的源极和第八MOS管的栅极相连接，所述第七MOS管的栅极连接于所述第八MOS管的漏极上并通过所述第二电阻接地，所述第七MOS管的漏极与所述乘法器电路相连接。
[0024]于本专利技术的一实施例中，所述乘法器电路包括第九MOS管、第十MOS管、第十一MOS管、第十二MOS管和第三电阻，所述第九MOS管的源极与所述第七MOS管的漏极相连接，所述第十MOS管的源极与所述第九MOS管的漏极相连接，所述第十MOS管的漏极接地；
[0025]所述第九MOS管的栅极与所述第十一MOS管的栅极相连，所述第十一MOS管的源极分别与所述第一MOS管的漏极和第四MOS管的漏极相连接，所述第十一MOS管的漏极通过所述第三电阻接地；
[0026]所述第十一MOS管的漏极还与所述第十二MOS管的栅极相连接，所述第十二MOS管的源极分别与所述第二MOS管的漏极以及第六MOS管的栅极相连接，所述第十二MOS管的漏
极接地。
[0027]于本专利技术的一实施例中，所述第九MOS管的源极与所述第九MOS管的栅极短接，所述第十MOS管的源极与所述第十MOS管的栅极短接。
[0028]于本专利技术的一实施例中，所述第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第七MOS管和第八MOS管均为P沟道结型场效应管，所述第六MOS管、第九MOS管、第十MOS管、第十一MOS管和第十二MOS管均为N沟道结型场效应管。
[0029]于本专利技术的一实施例中，所述第一MOS管的栅极和第一MOS管的漏极短接，所述第三MOS管的栅极和第三MOS管的漏极短接。
[0030]如上所述，本专利技术的一种负线性率调整率的电流源，具有以下有益效果：偏置电路产生的偏置电流经过乘法器电路以及由第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管组成的电路后，在第三MOS管、第四MOS管和第六MOS管组成的一级增益反馈级中，能够有效降低总输出端电流的线性调整率，通过反向抵消电源电压自身存在的正向线性调整率的方式，满足较低线性调整率的使用要求。
附图说明
[0031]图1为现有的一种电流源电路设计示意图；
[0032]图2为现有的另一电流源电路设计示意图；
[0033]图3本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种负线性率调整率的电流源，其特征在于，包括偏置电路、乘法器电路、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管；所述偏置电路的一端、所述第一MOS管的源极、第二MOS管的源极、第三MOS管的源极、第四MOS管的源极和第五MOS管的源极分别与电源相连接；所述偏置电路的另一端通过所述乘法器电路与所述第六MOS管的栅极相连接，所述第三MOS管的漏极与所述第六MOS管的源极相连接，所述第六MOS管的漏极接地；所述第一MOS管的栅极与所述第二MOS管的栅极相连接，所述第一MOS管的漏极和第二MOS管的漏极分别与所述乘法器电路相连接；所述第三MOS管的栅极、所述第四MOS管的栅极和第五MOS管的栅极相连接，所述第四MOS管的漏极与所述乘法器电路相连接，所述第五MOS管的漏极为总输出端。2.根据权利要求1所述的负线性率调整率的电流源，其特征在于：所述偏置电路包括第一电阻、第二电阻、第七MOS管和第八MOS管，所述第一电阻的一端和第八MOS管的源极分别与所述电源相连接，所述第一电阻的另一端分别与所述第七MOS管的源极和第八MOS管的栅极相连接，所述第七MOS管的栅极连接于所述第八MOS管的漏极上并通过所述第二电阻接地，所述第七MOS管的漏极与所述乘法器电路相连接。3.根据权利要求2所述的负线性率调整率的电流源，其特征在于：所述乘法器电路...

【专利技术属性】
技术研发人员：赖练章，
申请(专利权)人：上海必阳科技有限公司，
类型：发明
国别省市：